台湾专利TW201320740A 半導體裝置及其驅動方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
半導體裝置，包括：在列方向及行方向設置的多個像素，以及少於該多個像素的第一電晶體。該多個像素分別具有光電二極體及放大器電路。放大器電路該放大器電路保持所積蓄的該電荷且至少具有與該光電二極體的陰極電連接的第二電晶體。n列的像素所具有的該光電二極體的陰極和設置在n+1列的像素所具有的該光電二極體的陰極的每一個電連接到該第一電晶體。n是自然數。該n列的像素及該n+1行的像素屬於同一個行。
公开号:TW201320740A
申请号:TW101124787
申请日:2012-07-10
公开日:2013-05-16
发明作者:Hikaru Tamura
申请人:Semiconductor Energy Lab；
IPC主号:H01L27-00

专利说明:
半導體裝置及其驅動方法
本發明關於半導體裝置及其驅動方法。明確地說，關於在多個像素中設置有光電感測器的固態成像裝置及其驅動方法。還關於具有該固態成像裝置的電子裝置。
注意，半導體裝置是指半導體元件本身或包括半導體元件的裝置，作為這種半導體元件，例如可以舉出薄膜電晶體。因此，半導體裝置也包括顯示裝置及記憶體裝置等。
被稱為CMOS感測器的利用MOS電晶體的放大功能的光電感測器可以藉由通用的CMOS製程製造。由此，能夠降低在每個像素中具有CMOS感測器的固態成像裝置的製造成本，並且能夠實現在同一個基板上形成光電感測器和顯示元件的半導體裝置。另外，CMOS感測器的驅動電壓比CCD感測器的驅動電壓低，而能夠抑制固態成像裝置的功耗。
在使用CMOS感測器的固態成像裝置中，當拍攝時一般採用逐列依次進行光電二極體中的電荷的積蓄操作及該電荷的讀出操作的方式，即滾動快門(rolling shutter)方式(參照專利文獻1)。有時採用在所有像素中同時進行電荷的積蓄操作的全域快門(global shutter)方式而代替滾動快門方式。
[專利文獻1]日本公開申請案第2009-141717號
無關滾動快門方式還是全域快門方式，為了在各種各樣的環境下進行拍攝，使用CMOS感測器的固態成像裝置都被求得動態範圍(Dynamic Range)的提高。
例如，當在外部光的照度低的環境下(夜間及昏暗的室內等)進行拍攝時因為對光電二極體照射的光弱(光量少)，所以需要延長曝光時間。另外，當在曝光時間內物件晃動或固態成像裝置抖動時，形成歪曲的物件的影像資料。由此當延長曝光時間時，有會形成歪曲的物件的影像資料的擔憂。
此外，隨著固態成像裝置尺寸的縮減，光電二極體中的被照射光的區域也縮小，而在外部光的照度低的環境下的拍攝更加困難。
另外，低功耗也是固態成像裝置的性能評價上的重要點中之一。特別是，對於行動電話等的可攜式電子裝置，固態成像裝置的高功耗導致連續使用時間縮短的缺點。
本發明的一個實施例的課題之一在於提供能夠提高動態範圍的固態成像裝置。另外，本發明的一個實施例的課題之一在於提供能夠提高所拍攝的影像品質的固態成像裝置。另外，本發明的一個實施例的課題之一在於提供低功耗的固態成像裝置。
鑒於上述問題，本發明的一個實施例是一種半導體裝置，包括：在行方向及列方向設置的多個像素；比該多個像素的個數少的第一電晶體。該多個像素分別具有：根據被照射的光的強度決定流過的電流值的光電二極體；根據該電流值決定積蓄的電荷量且產生包含該電荷量作為資訊的輸出信號的放大器電路。該放大器電路保持所積蓄的該電荷且至少具有與該光電二極體的陰極電連接的第二電晶體。n列(n是自然數)的像素所具有的該光電二極體的陰極和n+1列的像素所具有的該光電二極體的陰極的每一個電連接到該第一電晶體。該n列的像素及該n+1列的像素屬於同一個行。
本發明的一個實施例是一種半導體裝置，包括：在行方向及列方向設置的多個像素；比該多個像素的個數少的第一電晶體。該多個像素的每個像素至少具有紅色、藍色及綠色的子像素，該子像素分別具有：根據被照射的光的強度決定流過的電流值的光電二極體；根據該電流值決定積蓄的電荷量且產生作為資訊包含該電荷量的輸出信號的放大器電路。該放大器電路保持所積蓄的該電荷且至少具有與該光電二極體的陰極電連接的第二電晶體。n列(n是自然數)的該子像素所具有的該光電二極體的陰極和設置在n+1列且與該n列同色的該子像素所具有的該光電二極體的陰極的每一個電連接到該第一電晶體。該n列的像素及該n+1列的像素屬於同一個行。
在上述半導體裝置中，第一電晶體的截止電流密度及第二電晶體的截止電流密度設定為等於或小於10aA/μm，較佳設定為等於或小於100yA/μm。在本發明的一個實施例的固態成像裝置中，設置在n列的像素群和設置在n+1列的像素群中的同行像素藉由第一電晶體彼此連接，因此藉由將截止電流密度極低的電晶體用作第一電晶體，可以抑制設置在n列的像素群中的藉由拍攝累積的電荷和設置在n+1列的像素群中的藉由拍攝累積的電荷混合。另外，藉由將截止電流密度極低的電晶體也用作第二電晶體，由於作為用來保持藉由拍攝累積的電荷的切換元件使用該第二電晶體，能夠抑制因電荷保持期間不同而導致的灰階變化。由此，能夠提高所拍攝的物件的影像資料的品質。
藉由其能隙比矽很寬且其本質載子密度比矽很低的半導體材料包含在通道形成區中，可以實現截止電流密度極低的電晶體。作為該半導體材料有氧化物半導體。在本說明書中氧化物半導體是指具有半導體特性的金屬氧化物。
作為包含在上述固態成像裝置中的電晶體使用其通道形成區中包含氧化物半導體的電晶體，能夠降低每個電晶體的洩汲電流並降低驅動電壓，而能夠減少上述固態成像裝置的功耗。
固態成像裝置可以採用滾動快門方式及全域快門方式，根據外部光的照度選擇上述固態成像裝置的第一電晶體的導通狀態及截止狀態，能夠使共同使用被施加輸出信號的佈線的每個像素所具有的光電二極體或共同使用被施加輸出信號的佈線的同色的子像素所具有的光電二極體導通。例如，在外部光的照度低的環境下進行拍攝時，使上述固態成像裝置的第一電晶體成為導通狀態，而使共同使用被施加輸出信號的佈線的像素(或者同色的子像素)所具有的光電二極體導通。由此，能夠將當拍攝時的光入射的光電二極體的區域擴大，並使累積的電荷量也增大，而能夠增大對應於該電荷量的輸出信號電位。因此，在外部光的照度低的環境下進行拍攝時，能夠獲得歪曲少的影像資料而不延長曝光時間。換言之，能夠提高固態成像裝置的動態範圍。
藉由本發明的一個實施例，可以提供提高動態範圍的固態成像裝置。另外，還可以提供所拍攝的影像品質提高的固態成像裝置。另外，還可以提供低功耗的固態成像裝置。
下面，參照圖式對本發明的實施例進行詳細說明。但是，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其實施例及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施例所記載的內容中。
在本說明書中，連接是指電連接，並相當於能夠供應或傳送電流、電壓或電位的狀態。因此，連接狀態不一定必須是指直接連接的狀態，而在其範疇內還包括以能夠供應或傳送電流、電壓或電位的方式藉由佈線、電阻、二極體、電晶體等的電路元件間接地連接的狀態。實施例1
對關於本發明的一個實施例的固態成像裝置的結構及該固態成像裝置所具有的光電感測器的結構及該光電感測器的連接關係，參照圖式進行說明。注意，在本實施例中，對採用全域快門方式的情況進行說明。
圖1A是顯示關於本發明的一個實施例的固態成像裝置100的結構例子的圖。固態成像裝置100至少具有：像素部101、水平方向選擇電路103、資料輸出電路105、資料處理電路107、以及其每一個設置為平行或大致平行且藉由連接到水平方向選擇電路103控制電位的多個選擇線109。還具有其每一個設置為平行或大致平行且藉由連接到資料輸出電路105而被施加輸出信號的電位的多個輸出線111。注意，加上圖1A所示的選擇線109及輸出線111，也可以具有另外佈線。
在像素部101中將像素113設置為矩陣狀。每個選擇線109連接到設置在任一個列的多個像素113。此外，每個輸出線111連接到設置在任一個行的多個像素113。
水平方向選擇電路103、資料輸出電路105及資料處理電路107至少具有邏輯電路、及開關或緩衝器。此外，資料輸出電路105對供應給輸出線111的輸出信號進行放大及轉換等，將放大及轉換的信號傳送到資料處理電路107。資料處理電路107控制水平方向選擇電路103及曝光時間，並且進行處理上述輸出信號而取得(或產生)影像資料等。
水平方向選擇電路103、資料輸出電路105及資料處理電路107既可以形成在形成像素部101的基板，又可以由IC等的半導體裝置安裝水平方向選擇電路103、資料輸出電路105及資料處理電路107的一部分或所有部分。
圖1B是像素部101的擴大圖。為了清楚起見，在圖1B中未顯示選擇線109及輸出線111。在固態成像裝置100中，為了進行彩色顯示的拍攝，像素113也可以採用具有設置有紅色(R)、綠色(G)及藍色(B)的濾色片的子像素的結構。注意，雖然在圖1B中由一個紅色的子像素、一個藍色的子像素及兩個綠色的子像素，一共四個子像素構成像素113，但是不侷限於此。在此，將由四個子像素構成的像素113作為一個像素而構成一列的像素群及一行的像素群。注意，以連接到構成像素113的每個子像素的方式，分歧地設置選擇線109及輸出線111。
另外，在固態成像裝置100中，當採用黑白顯示時可以不設置如圖1B顯示的子像素。
圖2A是像素部101中的電路圖的一個例子。在每個像素113所具有的RGB的子像素中分別設置有光電感測器。在n列(n是自然數)的像素群和n+1列的像素群中，設置在同行且同色的子像素中的光電感測器藉由切換元件201彼此連接。注意“n列的像素群”可以換言成“第n列的像素”，“n+1列的像素群”可以換言成“第n+1列的像素”。
明確而言，設置在第n列的像素113所包括的R的子像素202中的光電感測器和設置在第n+1列的像素113所包括的R的子像素203中的光電感測器藉由切換元件201彼此連接。在第n列的像素113及第n+1列的像素113所包括的B的子像素中，它們的光電感測器藉由切換元件201彼此連接。第n列的像素113及第n+1列的像素113所包括的G的子像素的光電感測器藉由切換元件201彼此連接。作為切換元件201可以應用電晶體。
圖2B是顯示每個像素113所具有的光電感測器的連接關係的電路圖的一個例子。在此，將R的子像素202和R的子像素203之間的連接關係作為例子進行說明。R的子像素202和R的子像素203所具有的光電感測器(在圖2B中相當於光電感測器205及光電感測器206)具有光電二極體207及放大器電路209。光電二極體207是具有當對其半導體的接合部分照射光時產生電流的性質的光電轉換元件。放大器電路209是放大藉由光電二極體207受光而獲得的電流，或者保持藉由上述電流累積的電荷的電路。注意，每個像素具有光電感測器，還具有光電二極體，因此在本說明書中也可以將“像素”稱為“光電感測器”或“光電二極體”。
放大器電路209的結構只要為能夠放大光電二極體207中產生的電流即可，就可以採用各種各樣的組態，但是放大器電路209至少具有用作切換元件的電晶體211。該切換元件控制將上述電流供應給放大器電路209。
此外，用作連接光電感測器205和光電感測器206的切換元件201的電晶體213藉由選擇(開關)電晶體213的導通狀態及截止狀態，可以選擇是否建立光電感測器205的光電二極體207及光電感測器206的光電二極體207之間的電導通。例如，在外部光的照度低的環境下進行拍攝時，藉由使電晶體213成為導通狀態，光電感測器205的光電二極體207及光電感測器206的光電二極體207導通。藉由使光電感測器205的光電二極體207及光電感測器206的光電二極體207導通，光電感測器205的光電二極體207及光電感測器206的光電二極體207並聯連接。
在本發明的一個實施例中，也可以在電晶體211、電晶體213的通道形成區包括其能隙寬於矽半導體的能隙，且其本質載子密度低於矽的本質載子密度的半導體材料。作為該半導體材料的一例，可以應用由碳化矽(SiC)、氮化鎵(GaN)等的化合物半導體、氧化鋅(ZnO)等的金屬氧化物構成的氧化物半導體等。尤其是，氧化物半導體有可以藉由濺射法、濕處理(印刷法等)形成而量產性高等的優點。碳化矽、氮化鎵等化合物半導體必須為單晶，為了獲得單晶材料，需要以比氧化物半導體的製程溫度高得多的溫度進行結晶生長，或者需要在特殊的基板上進行磊晶生長。另一方面，氧化物半導體可以在室溫下形成，因此可以形成在容易獲得的矽晶片或低廉且能夠對應於大型化的玻璃基板上，量產性高。此外，也可以在一般的矽或鎵等的半導體材料的積體電路上層疊由氧化物半導體的半導體元件。此外，在為了提高電晶體的性能(例如，場效應遷移率或可靠性)而想要獲得結晶氧化物半導體的情況下，也可以以200℃至800℃的熱處理容易獲得結晶氧化物半導體。
在下面的說明中，以作為能隙寬的半導體使用具有上述優點的氧化物半導體的情況為例子而進行說明。
藉由在通道形成區中包括具有如上所述的特性的半導體材料，可以實現截止電流極低且耐壓性高的電晶體211、電晶體213。而且，藉由將具有上述結構的電晶體211、電晶體213用作切換元件，可以防止積累在放大器電路209中的電荷洩漏。再者，可以防止積蓄在第n列的光電感測器205的放大器電路209中的電荷和積蓄在第n+1列的光電感測器206的放大器電路209中的電荷混合。
注意，較佳將能隙寬的半導體諸如氧化物半導體等用於電晶體211、電晶體213的主動層，但是本發明不侷限於該結構。即使作為電晶體211、電晶體213的主動層使用氧化物半導體之外的非晶矽、微晶矽、多晶矽、單晶矽、非晶鍺、微晶鍺、多晶鍺或單晶鍺等的半導體，也可以以全域快門方式使固態成像裝置100操作。
在沒有特別的說明的情況下，對n通道型電晶體而言，本說明書中的截止電流是指在使汲極電極的電位高於源極電極及閘極電極的電位的狀態下，當以源極電極的電位為標準時的閘極電極的電位為等於或小於0V時流過在源極電極和汲極電極之間的電流。或者，對p通道型電晶體而言，本說明書中的截止電流是指在使汲極電極的電位低於源極電極及閘極電極的電位的狀態下，當以源極電極的電位為標準時的閘極電極的電位為0V以上時流過在源極電極和汲極電極之間的電流。
根據電晶體的極性及供給到各電極的電位的高低而電晶體所具有的源極電極和汲極電極的術語被互換地使用。一般而言，在n通道型電晶體中，將被供給低電位的電極稱為源極電極，而將被供給高電位的電極稱為汲極電極。另外，在p通道型電晶體中，將被供給低電位的電極稱為汲極電極，而將被供給高電位的電極稱為源極電極。下面，以源極電極和汲極電極中的任一個為第一端子，以另一方為第二端子，而說明光電感測器205、光電感測器206中的連接關係及光電感測器205、光電感測器206所具有的光電二極體207和電晶體213之間的連接關係(參照圖2B)。注意，另外顏色的子像素也具有與下面的說明同樣的結構及連接關係。
在光電感測器205中，光電二極體207的陽極連接到佈線PR。此外，光電二極體207的陰極連接到電晶體211的第一端子。電晶體211的第二端子連接到放大器電路209中的另外半導體元件，因此根據放大器電路209中的結構，電晶體211的第二端子的連接目標不同。此外，電晶體211的閘極電極連接到佈線TX。對佈線TX供應用來控制電晶體211的開關的信號的電位。此外，光電感測器205連接到佈線OUT。對佈線OUT供應從放大器電路209輸出的輸出信號的電位。注意，佈線OUT相當於固態成像裝置100的輸出線111(參照圖1A)。
光電感測器206具有與上述的光電感測器205同樣的結構，具有同樣的連接關係。
電晶體213的第一端子連接到光電感測器205的光電二極體207的陰極。電晶體213的第二端子連接到光電感測器206所具有的光電二極體207的陰極。電晶體213的閘極電極連接到佈線PA。對佈線PA供應根據外部光的照度控制電晶體213的開關的信號的電位。
即使在電路圖上獨立的構成要素彼此連接，在實際上也有時一個導電膜具有多個構成要素的功能，例如佈線的一部分還用作電極等。本說明書中的連接的範疇內包括這種一個導電膜兼具有多個構成要素的功能的情況。
在圖2B中顯示佈線PR、佈線TX及佈線OUT連接到每個光電感測器的情況，但是在本發明的一個實施例中每個光電感測器所具有的佈線的個數不侷限於此。加上上述佈線，也可以將被施加電源電位的佈線、被施加用來重設保持在放大器電路209中的電荷量的信號的佈線連接到每個光電感測器。
在本發明的一個實施例中，一個佈線OUT連接到同行的像素或同行的子像素所具有的每個光電感測器，該每個光電感測器不連接到與另外行的像素和另外行的子像素所具有的每個光電感測器連接的佈線OUT(另外佈線OUT)，即在電分離。此外，將連接到一個佈線OUT的多個光電感測器作為第一光電感測器群，並且將連接到另外佈線OUT的多個光電感測器作為第二光電感測器群，此時在本發明的一個實施例中，連接到第一光電感測器群的佈線TX也可以連接到與第二光電感測器群連接的佈線TX(參照圖2B)。或者，在本發明的一個實施例中，連接到第一光電感測器群的佈線PR也可以連接到與第二光電感測器群連接的佈線PR(參照圖2B)。或者在本發明的一個實施例中，連接到第一光電感測器群的佈線PA也可以連接到與第二光電感測器群連接的佈線PA(在圖2B中表示不連接的狀態)。
在本發明的一個實施例中，藉由上述結構可以抑制由於佈線PR、佈線TX或佈線PA的電阻而導致的電位的下降或信號的延遲。其結果，能夠防止在像素部101中如下電位發生偏差，即對光電二極體207的陽極供應的電位、控制電晶體211的開關的信號的電位或者控制電晶體213的開關的信號的電位。因此，能夠防止從光電感測器205、光電感測器206輸出的信號的電位發生偏差，而能夠提高所拍攝的影像品質。
注意，雖然在圖2B中顯示光電感測器205、光電感測器206的如下結構，即放大器電路209只具有一個用作切換元件的電晶體211，但是放大器電路209不侷限於該結構。在本發明的一個實施例中雖然顯示將一個電晶體用作一個切換元件的結構，但是也可以將多個電晶體用作一個切換元件。在多個電晶體用作一個切換元件的情況下，該多個電晶體分別可以為並聯連接或串聯連接，或串聯連接且並聯連接。
在本說明書中，電晶體的串聯連接例如是指只有第一電晶體的第一端子和第二端子中的任一者連接到只有第二電晶體的第一端子和第二端子中的任一者的狀態。另外，電晶體的並聯連接是指第一電晶體的第一端子連接到第二電晶體的第一端子，且第一電晶體的第二端子連接到第二電晶體的第二端子的狀態。
在圖2B中顯示電晶體211、電晶體213在主動層的僅一側具有閘極電極的情況。在電晶體211、電晶體213具有夾著主動層的一對閘極電極的情況下，對一者的閘極電極施加用來控制開關的信號，而另一者的閘極電極既可以處於浮接狀態(例如，電絕緣)又可以處於被施加電位的狀態。在後者的情況下，既可以對一對電極施加相同電平的電位，又可以只對另一閘極電極供應接地電位等固定電位。藉由控制供應到另一閘極電極的電位的電平，可以控制電晶體211、電晶體213的臨界電壓。
接著，對光電感測器205、光電感測器206的具體結構的一個例子進行說明。在圖3A中以電路圖顯示光電感測器205、光電感測器206的一個例子。這裏，因為光電感測器206具有與光電感測器205同樣的結構及連接關係，所以在此只對光電感測器205進行說明。
在圖3A所示的光電感測器205中，放大器電路209除了電晶體211之外還具有電晶體215及電晶體217。電晶體215根據對電晶體211的第二端子供應的電位，決定該第一端子和第二端子之間的電流值或電阻值。此外，電晶體217被用作將根據上述電流值或電阻值決定的輸出信號的電位供應給佈線OUT的切換元件。
明確而言，在圖3A中，電晶體211的第二端子連接到電晶體215的閘極電極。電晶體215的第一端子連接到被施加高電源電位(VDD)的佈線VR(也稱為高電位側電源電位線)。電晶體215的第二端子連接到電晶體217的第一端子。電晶體217的第二端子連接到佈線OUT。電晶體217的閘極電極連接到佈線SE，對佈線SE供應控制電晶體217的開關的信號的電位。注意，佈線SE相當於固態成像裝置100的選擇線109(參照圖1A)。
在圖3A中，將電晶體211的第二端子和電晶體215的閘極電極連接的節點表示為節點FD。根據累積在節點FD中的電荷量，決定電晶體215的第一端子和第二端子之間的電流值或電阻值，並且供應控制電晶體217的開關的信號的電位，決定從電晶體217的第二端子輸出的輸出信號的電位。為了在節點FD中確實地保持電荷，也可以採用節點FD和儲存電容連接的結構。
圖3B是當作為圖2B的光電感測器205、光電感測器206採用上述結構的光電感測器時的電路圖。
設置在第n列的光電感測器205連接到佈線SE中的佈線SE_[n]。設置在第n+1列的光電感測器206連接到佈線SE_[n+1]。注意，佈線SE對於每個列獨立地設置。
設置在第m行(m是自然數)的光電感測器連接到佈線PR中的佈線PR_[m]，連接到佈線OUT中的佈線OUT_[m]，且連接到佈線VR中的佈線VR_[m]。注意，如上所述那樣較佳對每個行獨立地設置佈線PR。另外，也可以對每個行獨立地設置佈線VR。此外，佈線OUT對於每個行獨立地設置。
在設置在第m行的光電感測器中，設置在第n列的光電感測器205(n列m行)連接到佈線TX中的佈線TX_[nm1]。此外，設置在第n+1列的光電感測器206(n+1列m行)連接到佈線TX中的佈線TX_[nm2]。注意，雖然在此獨立地設置佈線TX_[nm1]及佈線TX_[nm2]，但是不侷限於此，如上所述那樣也可以使佈線TX彼此連接。
設置在第m行的光電感測器中第n列的光電感測器205所具有的光電二極體207的陰極連接到電晶體213的第一端子，第n+1列的光電感測器206所具有的光電二極體207的陰極連接到電晶體213的第二端子。電晶體213的閘極電極連接到佈線PA中的佈線PA_[m]。注意，既可以對於每個行獨立地設置佈線PA，又可以如上所述那樣使佈線PA彼此連接。
在上述結構中，連接到m行的佈線OUT_[m]及m行的佈線VR_[m]的多個光電感測器205不連接到與m行不同的行的佈線OUT及與m行不同的行的佈線VR，與不同於m行的行的光電感測器電分離(參照圖3B)。
上述結構，與圖2A和2B同樣，可以抑制由於佈線PR、佈線TX或佈線PA的電阻而導致的電位的下降或信號的延遲。其結果，能夠防止在像素部101中如下電位發生偏差，即對光電二極體207的陽極供應的電位、控制電晶體211的開關的信號的電位或者控制電晶體213的開關的信號的電位。因此，能夠防止從像素部101中的光電感測器輸出的信號的電位發生偏差，而能夠提高所拍攝的影像品質。
注意，在圖3A及3B中，除了電晶體211、電晶體213之外的構成放大器電路209的電晶體215、電晶體217也可以作為其主動層使用氧化物半導體膜。藉由將氧化物半導體膜用於在像素部101中所有的電晶體的主動層，可以簡化製程。另外，作為電晶體215、電晶體217的主動層，也可以使用氧化物半導體之外的非晶矽、微晶矽、多晶矽、單晶矽、非晶鍺、微晶鍺、多晶鍺或單晶鍺等的半導體。另外，藉由作為電晶體215、電晶體217的主動層使用可獲得高於氧化物半導體的遷移率的半導體材料如多晶或單晶的矽等，能夠高速進行從光電感測器的影像資料的讀出。
接著，對像素部101的驅動方法進行說明。將像素部101的第m行的像素作為例子進行說明。圖4顯示對佈線TX_[nm1]、佈線TX_[nm2]、佈線PA_[m]、佈線PR_[m]、佈線VR_[m]及佈線OUT_[m]供應的電位的時序圖的一個例子。另外，圖4顯示在像素部101的每個列的像素中，對佈線SE_[1]至佈線SE_[n+1]供應的電位的時序圖的一個例子、以及節點FD_[n]及節點FD_[n+1]的電位。
注意，在本實施例所示的時序圖中，為了清晰解釋驅動方法，在此假設對上述佈線供應高位準或低位準的電位。明確而言，對佈線TX_[nm1]及佈線TX_[nm2]供應高位準的電位HTX_[nm1]及電位HTX_[nm2]，或低位準的電位LTX_[nm1]及電位LTX_[nm2]：對佈線SE_[1]至佈線SE_[n+1]供應高位準的電位HSE_[1]至電位HSE_[n+1]，或低位準的電位LSE_[1]至電位LSE_[n+1]；對佈線PA_[m]供應高位準的電位HPA_[m]及低位準的電位LPA_[m]；對佈線PR_[m]供應高位準的電位HPR_[m]及低位準的電位LPR_[m]；以及對佈線OUT_[m]供應高位準的電位HOUT_[m]及低位準的電位LOUT_[m]。注意，假設對佈線VR_[m]供應VDD，因此圖4中未圖示。
圖4是當第n列的光電感測器205的光電二極體207和第n+1列的光電感測器206的光電二極體207不導通，即電晶體213處於截止狀態時的驅動方法的時序圖。在該驅動方法中，佈線PA_[m]始終為電位LPA_[m]。
首先，在時刻T1中，將佈線PR_[m]的電位從電位LPR_[m]變為電位HPR_[m]。此外，在時刻T1中，將佈線TX_[nm1]的電位從電位LTX_[nm1]變為電位HTX_[nm1]，並且將佈線TX_[nm2]的電位從電位LTX_[nm2]變為電位HTX_[nm2]。當佈線TX_[nm1]及佈線TX_[nm2]的電位變為電位HTX_[nm1]及電位HTX_[nm2]時，電晶體211成為導通狀態。此外，在時刻T1中，對佈線SE_[1]至佈線SE_[n+1]供應電位LSE_[1]至電位LSE_[n+1]。
接著，在時刻T2中，將佈線PR_[m]的電位從電位HPR_[m]變為電位LPR_[m]。另外，在時刻T2中，佈線TX_[nm1]及佈線TX_[nm2]的電位仍然為電位HTX_[nm1]及電位HTX_[nm2]，佈線SE_[1]至佈線SE_[n+1]的電位也仍然為電位LSE_[1]至電位LSE_[n+1]。對節點FD_[n]及節點FD_[n+1]供應電位HPR_[m]，因而保持在節點FD_[n]及節點FD_[n+1]中的電荷量被重置。由此，將從時刻T1到時刻T2的期間稱為重置期間300，將在重置期間300中的操作稱為重置操作。
在此，為便於清楚地說明，在時刻T1中使佈線PR_[m]的電位、佈線TX_[nm1]及佈線TX_[nm2]的電位變化，但是也可以在使佈線PR_[m]的電位變化之前，使佈線TX_[nm1]及佈線TX_[nm2]的電位變化。藉由在使佈線PR_[m]的電位變化之前，將電晶體211成為導通狀態，可以充分地重設節點FD_[n]及節點FD_[n+1]。
注意，雖然圖4未圖示，但是不侷限於節點FD_[n]及節點FD_[n+1]，保持在第m行的所有像素的光電感測器的節點FD(例如節點FD_[1]、節點FD_[2]等)中的電荷量被重置。
接著，在時刻T2中，當佈線PR_[m]的電位成為電位LPR_[m]時，對光電二極體207施加反相方向偏壓的電壓。在對光電二極體207施加反相方向偏壓的電壓的狀態下，當光入射到光電二極體207時，從光電二極體207的陰極向陽極電流流過。電流值根據光的強度而變化。就是說，入射到光電二極體207的光的強度越高，上述電流值也越高，由此來自節點FD_[n]及節點FD_[n+1]的電荷的流出也增大。與此相反，入射到光電二極體207的光的強度越低，上述電流值也越低，由此來自節點FD_[n]及節點FD_[n+1]的電荷的流出也減少。因此，光的強度越高，節點FD_[n]及節點FD_[n+1]的電位的變化也越大，而光的強度越低，節點FD_[n]及節點FD_[n+1]的電位的變化也越小。
接著，在時刻T3中，當將佈線TX_[nm1]及佈線TX_[nm2]的電位從電位HTX_[nm1]及電位HTX_[nm2]變為電位LTX_[nm1]及電位LTX_[nm2]時，電晶體211成為截止狀態。因此，停止從節點FD_[n]及節點FD_[n+1]向光電二極體207的電荷的移動，而決定節點FD_[n]及節點FD_[n+1]的電位。由此，將從時刻T2到時刻T3的期間稱為曝光期間301，將在曝光期間301中的操作稱為累積操作。
接著，在時刻T4中，當將連接到第一列的像素的光電感測器205的佈線SE_[1]的電位從電位LSE_[1]變為電位HSE_[1]時，第一列的像素的光電感測器205所具有的電晶體217成為導通狀態。由此，根據第一列的光電感測器205的節點FD_[1](未圖示)的電位，電荷從佈線VR_[m]移動到佈線OUT_[m]。
接著，在時刻T5中，當將佈線SE_[1]的電位從電位HSE_[1]變為電位LSE_[1]時，從佈線VR_[m]到第一列的像素的佈線OUT_[m]的電荷的移動停止，而第一列的像素的佈線OUT_[m]的電位決定。該第一列的像素的佈線OUT_[m]的電位相當於一列m行的像素所具有的光電感測器205的輸出信號的電位。輸出信號的電位包含對應於所拍攝的物件的第一列m行的像素的影像資料。由此，將從時刻T4到時刻T5的期間稱為讀出期間302，將在讀出期間302的操作稱為讀出操作。此外，可以適當地決定進行佈線SE_[1]的讀出操作的時序。
藉由在時刻T5之後對佈線SE_[2]至佈線SE_[n+1]依次進行讀出操作，如圖4所示那樣依次決定佈線OUT_[m]的電位。該依次決定了的佈線OUT_[m]的電位相當於第m行的像素所具有的光電感測器205的輸出信號的電位。輸出信號的電位包含對應於拍攝了的物件的第m行的像素的影像資料。
上述一系行操作包括重置操作、累積操作及讀出操作。就是說，藉由對所有行的像素進行重置操作、累積操作及讀出操作，能夠取得所拍攝的物件的影像資料。
另外，在全域快門方式中，在所有像素中一共進行重置操作及累積操作，因此在所有行的像素的佈線TX中，一共進行與TX_[nm1]及TX_[nm2]同樣的電位變化。
在從結束累積操作到開始讀出操作的期間中，因為在每個列的像素的節點FD中保持電荷，所以將該期間稱為電荷保持期間。因為在全域快門方式中，在所有像素中一共進行重置操作及累積操作，所以所有像素的曝光期間的結束時序一致，但是對每個列的像素依次進行讀出操作，因此每個列的像素的電荷保持期間彼此不同。例如，第一列的像素的電荷保持期間是從時刻T3到時刻T4的期間，第二列的像素的電荷保持期間是從時刻T3到時刻T5的期間。每個列分別進行讀出操作，因此每個列的讀出期間的開始時序彼此不同。因此，最後列的像素的光電感測器中的電荷保持期間最長。
當拍攝灰階劃一的影像時，在理想上在所有像素的光電感測器中獲得具有同一高度的電位的輸出信號。但是，在像素的每個列的電荷保持期間的長度彼此不同的情況下，當隨著時間經過洩漏累積在每個列的像素的節點FD中的電荷時，在每個列的光電感測器的輸出信號的電位彼此不同，而取得在每個列的灰階數分別變化的影像資料。
在本發明的一個實施例中，可以將截止電流密度極低的電晶體211用作切換元件，該切換元件用來保持在光電感測器205中累積的電荷，明確而言累積在節點FD中的電荷。在此情況下，即使採用全域快門方式進行拍攝，也能夠抑制起因於電荷保持期間不同而導致的影像資料的灰階變化，而能夠提高所拍攝的影像品質。
這裏，根據圖4所示的時序圖的驅動方法是一般使用的全域快門方式，因此將該驅動方法稱為通常GS驅動方法。
再者，在採用圖2A和2B及圖3A和3B所示的電路結構，進行通常GS驅動方法的情況下，有可能第n列的影像資料和第n+1列的影像資料混合，但是電晶體213的截止電流密度極低，因而能夠抑制該影像資料的混合。
另外，在採用通常GS驅動方法進行拍攝的情況下，當外部光照度低而入射到每個像素的光電二極體的光的強度低時，累積操作中的來自節點FD的電荷的流出少，而節點FD的電位的變化也小。雖然藉由延長曝光期間，可以使該變化增大，但是曝光期間的延長有可能取得歪曲的物件的影像資料等，即導致拍攝了的影像品質的退化。
藉由採用圖2A和2B及圖3A和3B所示的像素結構可以實施抑制上述可能性的驅動方法。在此說明根據本發明的一個實施例且與通常GS驅動方法不同的驅動方法。
該驅動方法具體如下即藉由將圖2A和2B及圖3A和3B所示的電晶體215成為導通狀態，使第n列的像素所具有的光電感測器及第n+1列的像素所具有的光電感測器導通，來在光電二極體中擴大入射的光的區域，藉由這樣使節點FD(詳細說節點FD_[n])的電位的變化增大而不使延長曝光期間。
由於使第n列的像素所具有的光電感測器和第n+1列的像素所具有的光電感測器導通，因而所取得的物件的影像資料的解析度低於不使上述光電感測器導通的情況下的解析度。但是，在外部光的照度低的環境下，即使解析度降低也曝光期間不延長地進行拍攝的影像品質比曝光期間延長地進行拍攝的影像品質高，因此下面進行說明的驅動方法是較佳的。這裏，為了與通常GS驅動方法區別，將下面進行說明的驅動方法稱為入射區域擴大GS驅動方法。
與通常GS驅動方法同樣，以像素部101的m行的像素群作為例子，對關於本發明的一個實施例的入射區域擴大GS驅動方法進行說明。關於入射區域擴大GS驅動方法，圖5顯示對佈線TX_[nm1]、佈線TX_[nm2]、佈線SE_[1]至佈線SE_[n+1]、佈線PA_[m]、佈線PR_[m]、佈線VR_[m]及佈線OUT_[m]供應的電位的時序圖的一個例子。另外，圖5還顯示節點FD_[n]至節點FD_[n+1]的電位的一個例子。
入射區域擴大GS驅動方法與根據圖4所示的時序圖的驅動方法不同之處在於，對佈線TX_[nm2]及佈線PA_[m]供應的電位，以及節點FD_[n]及佈線OUT_[m]的電位。在此，參照通常GS驅動方法的說明對入射區域擴大GS驅動方法進行說明。
在入射區域擴大GS驅動方法中，第n列的像素所具有的光電感測器和第n+1列的像素所具有的光電感測器導通，因此對佈線TX_[nm2]供應的電位始終為電位LTX_[nm2]。由此，節點FD_[n+1]始終為低位準的電位。
首先，對重置期間300進行說明。在時刻T1中，將佈線PR_[m]的電位從電位LPR_[m]變為電位HPR_[m]。此外，只將第n列的像素所具有的光電感測器中的佈線TX_[nm1]從電位LTX_[nm1]變為電位HTX_[nm1]。因此，只第n列的像素所具有的光電感測器中的電晶體211成為導通狀態。另外，在時刻T1中，對佈線SE_[1]至佈線SE_[n+1]供應電位LSE_[1]至電位LSE_[n+1]。
接著，在時刻T2中，將佈線PR_[m]的電位從電位HPR_[m]變為電位LPR_[m]。另外，在時刻T2中，佈線TX_[nm1]的電位仍然為電位HTX_[nm1]，佈線SE_[1]至佈線SE_[n+1]的電位也仍然為電位LSE_[1]至電位LSE_[n+1]。對節點FD_[n]供應電位HPR_[m]，因而保持在節點FD_[n]中的電荷量被重置。
注意，在此為便於清楚地說明，在時刻T1中使佈線PR_[m]的電位、佈線TX_[nm1]的電位變化，但是也可以在使佈線PR_[m]的電位變化之前，使佈線TX_[nm1]的電位變化。藉由在使佈線PR_[m]的電位變化之前，將電晶體211成為導通狀態，可以充分地重設節點FD_[n]。
注意，雖然圖5未圖示，但是不侷限於節點FD_[n]，保持在第m行的奇數列的像素的光電感測器的節點FD(例如節點FD_[1]、節點FD_[3]等)中的電荷量被重置。
接著，對曝光期間301進行說明。在時刻T2中，將佈線PR_[m]的電位變為電位LPR_[m]。另外，在時刻T2中，在將佈線PR_[m]的電位變化之後，將佈線PA_[m]的電位從電位LPA_[m]變為電位HPA_[m]。由此，電晶體213成為導通狀態，第n列的像素所具有的光電感測器和第n+1列的像素所具有的光電感測器導通。因此，第n列的像素所具有的光電感測器和第n+1列的像素所具有的光電感測器207並聯連接。藉由並聯連接可實現與擴大光電二極體的光入射的區域相等的效果，從而來自被重置的節點FD_[n]一定期間內流出的電荷量增大。
在時刻T3中，當佈線TX_[nm1]的電位從電位HTX_[nm1]變為電位LTX_[nm1]時，電晶體211成為截止狀態。因此，從節點FD_[n]到光電二極體207的電荷的移動停止，由此可決定節點FD_[n]的電位。由此，藉由並聯連接可實現與擴大光電二極體的光入射的區域相等的效果，從而來自被重置的節點FD_[n]一定期間內流出的電荷量增大。因此，入射區域擴大GS驅動方法能夠以曝光期間不延長的方式增大來自被重設的節點FD_[n]一定期間內流出的電荷量，而能夠增大節點FD_[n]的電位的變化量。
接著，對讀出期間302進行說明。在時刻T4之後，與圖4所示的時序圖同樣，根據圖5所示的時序圖進行驅動方法。藉由對佈線SE_[1]至佈線SE_[n+1]依次進行相當於讀出期間302的操作，如圖5所示那樣依次決定佈線OUT_[m]的電位。該依次所決定的佈線OUT_[m]的電位相當於第m行的像素所具有的光電感測器205的輸出信號的電位。該輸出信號的電位包含對應於所拍攝的物件的第m行的像素的影像資料。
此外，在第n列的像素中，與通常GS驅動方法同樣，決定第n列的像素的佈線OUT_[m]的電位，該電位包括對應於n列m行的像素的影像資料。另外，在第n+1列的像素中，佈線TX_[nm2]始終為電位LTX_[nm2]，因此即使佈線SE_[n+1]變為電位HSE_[n+1]，第n+1列的像素的佈線OUT_[m]的電位也不變化。就是說，輸出信號的電位不輸出。
但是，根據圖5所示的時序圖，佈線SE_[1]至佈線SE_[n+1]依次進行相當於讀出期間302的操作，因此有可能第n+1列的像素的佈線OUT_[m]的電位微小變化。就是說，雖然有可能從第n+1列輸出相對於第n列的輸出信號的電位低的輸出信號的電位，但此時去除相當於在第n列的像素的輸出信號的電位的影像資料即可。例如，在固態成像裝置100的資料處理電路107(參照圖1A)中設置用來去除上述影像資料的電路即可。另外，可以適當地決定進行佈線SE_[1]的讀出操作的時序。
另外，藉由對所有行的像素進行重置操作、累積操作及讀出操作，能夠取得所拍攝的物件的影像資料。
此外，因為入射區域擴大GS驅動方法與通常GS驅動方法同樣採用全域快門方式，所以每個列的電荷保持期間彼此不同，最後列的像素的光電感測器的電荷保持期間最長。另外，當拍攝灰階劃一的影像時，在理想上在所有像素的光電感測器中獲得具有同一高度的電位的輸出信號，但是在入射擴大GS驅動方法中，當隨著時間經過累積在節點FD中的電荷洩漏時，在每個列的光電感測器的輸出信號的電位彼此不同，而取得在每個列的灰階數分別變化的影像資料。
在此，將截止電流密度極低的電晶體211用作切換元件，該切換元件用來保持在光電感測器205中累積的電荷，明確而言累積在節點FD中的電荷。藉由採用這樣的結構能夠抑制起因於電荷保持期間不同而導致的影像資料的灰階變化，而能夠提高所拍攝的影像品質。
根據本發明的一個實施例的固態成像裝置100能夠兼用通常GS驅動方法及入射區域擴大GS驅動方法。例如，在外部光的照度高的情況下，藉由使用通常GS驅動方法，在進行拍攝之後在資料處理電路107中判斷所取得的影像資料是否為黑色資料多的狀態(進行拍攝的環境為黑暗的狀態)，在該影像資料為黑色資料多的狀態(進行拍攝的環境為黑暗的狀態)下，將驅動方法能夠切換為入射區域擴大GS驅動方法。注意，該切換也可以採用由資料處理電路107自動進行的結構，又可以採用使用者進行的結構。
根據本發明的一個實施例的固態成像裝置100是如下固態成像裝置，即：具有圖2A和2B及圖3A和3B所示的電路結構，能夠調整曝光期間且兼用通常GS驅動方法及入射區域擴大GS驅動方法，而提高動態範圍。
此外，在圖2A和2B及圖3A和3B中，在同行的像素群中一個列的像素所具有的光電二極體和下個列的像素所具有的光電二極體由電晶體(切換元件)連接，但是根據本發明的一個實施例的固態成像裝置100能夠適當地決定連接的光電二極體的個數。例如，在同行的像素群中，也可以採用連接三個列的光電二極體的結構，又可以採用連接四個列的光電二極體的結構。
根據本發明的一個實施例的固態成像裝置100能夠兼用通常GS驅動方法及入射區域擴大GS驅動方法，因此可以只在像素部101的一部區域採用入射區域擴大GS驅動方法進行操作，而在其他部分採用通常GS驅動方法進行操作。
此外，雖然根據本發明的一個實施例的固態成像裝置100在設置為矩陣狀的像素部101中多個像素中設有彩色濾光片，但是對該彩色濾光片的配置及形狀沒有特別的限制。例如，彩色濾光片也可以為如圖6A所示那樣的矩形，又可以為如圖6B所示那樣的菱形。注意，根據彩色濾光片的配置及形狀，適當地改變構成該多個像素的佈線及構成每個像素內的光電感測器的佈線的配置及形狀，即可。
根據本發明的一個實施例的固態成像裝置100也可以藉由利用外部光進行拍攝，又可以藉由依次點燈至少紅色、藍色及綠色的單色光取得彩色影像資料。藉由依次點燈單色光取得分別對應於多種顏色的多個影像資料並藉由使用多個影像資料的加法混色，能夠取得彩色的影像資料。
此外，藉由依次點燈上述單色光，不需要在每個像素中設置彩色濾光片，並且藉由提高單色光的利用效率，能夠減少固態成像裝置的功耗。此外，由一個像素能夠取得對應於多種顏色的影像資料或者進行灰階顯示，而能夠取得高解析度的影像資料。
此外，根據本發明的一個實施例的固態成像裝置100藉由對光電感測器所具有的光電二極體入射光，輸出對應於該光的輸出信號，因此不侷限於可見光，能夠利用各種波長的光(紅外線、紫外線及X線等)使固態成像裝置100操作。例如，藉由設置將X線變換為可見光的層諸如螢光體等，能夠實施利用X線的固態成像裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例2
在本實施例中，關於固態成像裝置100，對採用滾動快門方式的情況進行說明。
滾動快門方式與實施例1所說明的全域快門方式不同，因為將對佈線PR供應的電位在每個列中依次變化，所以在每個列中獨立地設置佈線PR。在圖7中顯示像素部101中的電路圖的一例。圖7顯示第n列及第n+1列的像素。
另外，在採用滾動快門方式的情況下，將對佈線PR供應的電位在每個列中依次變化，由此對圖1A所使得固態成像裝置100的結構例子加上設置水平方向重設電路。該水平方向重設電路連接到每個列的佈線PR，並且與水平方向選擇電路103、資料輸出電路105及資料處理電路107同樣，至少包括邏輯電路部、開關部或緩衝部。此外，該水平方向重設電路也可以形成在形成像素部101的基板，又可以用IC等的半導體裝置安裝該水平方向重設電路的一部或全部。
注意，在採用滾動快門方式的情況下，沒有實施例1所記載的電荷保持期間，在圖7所示的電路圖中，放大器電路209的結構只要可放大在光電二極體207中產生的電流的即可，因此也可以是不設置電晶體211的結構。藉由採用不設置電晶體211的結構，可以實現光電感測器及像素的微型化，而能夠實現固態成像裝置的微型化及製造成本的降低。
圖8是當作為圖7的光電感測器205、光電感測器206採用圖3A所示的光電感測器205時的電路圖。注意，圖8顯示第m行的像素中的n列及n+1列。
如上所述那樣，對每個列，獨立地設置佈線PR，因此設置在第n列的光電感測器205的光電二極體207的陽極連接到佈線PR中的佈線PR_[n]。設置在第n+1列的光電感測器206的光電二極體207的陽極連接到佈線PR中的佈線PR_[n+1]。如此，在採用滾動快門方式的情況下，圖3B中的佈線PR_[m]置換為佈線PR_[n]及佈線PR_[n+1]。
接著，對當採用滾動快門方式時的像素部101的驅動方法進行說明。關於像素部101的第m行的像素，圖9顯示對佈線TX_[nm1]、佈線TX_[nm2]、佈線PA_[m]、佈線VR_[m]及佈線OUT_[m]供應的電位的時序圖的一個例子。另外，圖9也顯示在像素部101的每個列的像素中，對佈線SE_[1]至佈線SE_[n+1]及佈線PR_[1]至佈線PR_[n+1]供應的電位的時序圖的一個例子。再者，圖9顯示節點FD_[n]及節點FD_[n+1]的電位。
注意，在本實施例所示的時序圖中，與實施例1同樣，假設對上述佈線供應高位準或低位準的電位。在本實施例中，與實施例1相比，對佈線PR_[1]至佈線PR_[n+1]供應高位準的電位HPR_[1]至電位HPR_[n+1]，或低位準的電位LPR_[1]至電位LPR_[n+1]。關於被施加到其他佈線的電位，與實施例1同樣。另外，假設對VR_[m]供應VDD，因此圖9中未圖示。
圖9是當第n列的光電感測器205的光電二極體207和第n+1列的光電感測器206的光電二極體207不導通，即電晶體213處於截止狀態時的驅動方法的時序圖。在該驅動方法中，佈線PA_[m]始終為電位LPA_[m]。另外，因為採用滾動快門方式，所以佈線TX_[nm1]及佈線TX_[nm2]始終為電位HTX_[nm1]及電位HTX_[nm2]。因此，第n列的像素所具有的光電感測器205的電晶體211和第n+1列的像素所具有的光電感測器206的電晶體211始終為導通狀態。
首先，在時刻T1中，將佈線PR_[1]的電位從電位LPR_[1]變為電位HPR_[1]。此外，在時刻T1中，對其他佈線都供應低位準的電位。
接著，在時刻T2中，將佈線PR_[1]的電位變為電位HPR_[1]。從時刻T1到時刻T2的期間相當於實施例1所說明的重置期間300。注意，因為採用滾動快門方式，與實施例1所示的全域快門方式不同，在每個列中依次進行重置期間300所進行的操作。由此，在時刻T2中，將佈線PR_[2]的電位從電位LPR_[2]變為電位HPR_[2]，並且在時刻T3中，將佈線PR_[2]的電位從電位HPR_[2]變為電位LPR_[2]，對第二列的光電感測器進行重置操作。此外，在時刻T2及時刻T3中，對其他佈線都供應低位準的電位。
當依次進行重置操作時，第n列的光電感測器205及第n+1列的光電感測器206的重置操作的時序成為如圖9所示那樣。
在此，在時刻T2中，當佈線PR_[1]的電位成為電位LPR_[1]時，對第一列的光電二極體207施加反相方向偏壓的電壓。如實施例1所說明那樣，當光入射到光電二極體207時，從光電二極體207的陰極向陽極電流流過。根據該電流決定第一列的光電感測器205的節點FD_[1](未圖示)的電位。注意，如實施例1所記載那樣，被照射的光的強度越高，節點FD_[1]的電位的變化也越大，且被照射的光的強度越低，節點FD_[1]的電位的變化也越小。
接著，在時刻T4中，當將連接到第一列的像素的光電二極體205的佈線SE_[1]的電位從電位LSE_[1]變為電位HSE_[1]時，第一列的像素的光電二極體205所具有的電晶體217成為導通狀態。由此，根據節點FD_[1]的電位，電荷從佈線VR_[m]移動到佈線OUT_[m]。
因為佈線TX_[nm1]及佈線TX_[nm2]始終為電位HTX_[nm1]及電位HTX_[nm2]，所以藉由將佈線SE_[1]的電位從電位LSE_[1]變為電位HSE_[1]，決定節點FD_[1]的電位。因此，第一列的光電感測器205的曝光期間301成為從時刻T2到時刻T4的期間，並曝光期間301中的操作為累積操作。
接著，在時刻T5中，當將佈線SE_[1]的電位從電位HSE_[1]變為電位LSE_[1]時，從佈線VR_[m]到第一列的像素的佈線OUT_[m]的電荷的移動停止，從而第一列的像素的佈線OUT_[m]的電位決定。該第一列的像素的佈線OUT_[m]的電位相當於一列m行的像素所具有的光電感測器205的輸出信號的電位。輸出信號的電位包含對應於所拍攝的物件的一列m行的像素的影像資料。由此，將從時刻T4到時刻T5的期間成為第一列的光電感測器205的讀出期間302，將在讀出期間302的操作稱為讀出操作。此外，可以適當地決定進行佈線SE_[1]的讀出操作的時序。
藉由在時刻T5之後對佈線SE_[2]至佈線SE_[n+1]依次進行讀出操作，如圖9所示那樣依次決定佈線OUT_[m]的電位。該依次所決定的佈線OUT_[m]的電位相當於第m行的像素所具有的光電感測器205的輸出信號的電位。輸出信號的電位包含對應於所拍攝的物件的第m行的像素的影像資料。
在時刻T1之後，對佈線PR_[2]至佈線PR_[n+1]依次進行重置操作，並且在時刻T5之後，對佈線SE_[2]至佈線SE_[n+1]依次進行讀出操作，因此在通常RS驅動方法中第n+1列的光電感測器206的曝光期間301是如下期間，即從佈線PR_[n+1]的電位從電位HPR_[n+1]變為電位LPR_[n+1]的時刻到佈線SE_[n+1]的電位從電位LSE_[n+1]變為電位HSE_[n+1]的時刻之間。
另外，因為佈線TX_[nm1]及佈線TX_[nm2]始終為電位HTX_[nm1]及電位HTX_[nm2]，所以直到再度進行對第n列的光電感測器205及第n+1列的光電感測器206的重置操作，節點FD_[n]及節點FD_[n+1]的電位減少。
藉由對所有行的像素進行重置操作、累積操作及讀出操作，能夠取得所拍攝的物件的影像資料。
這裏，根據圖9所示的時序圖的驅動方法是一般使用的滾動快門方式，因此將該驅動方法稱為通常RS驅動方法。
再者，在採用圖7及圖8所示的電路結構，進行通常RS驅動方法的情況下，有可能第n列的影像資料和第n+1列的影像資料混合，但是電晶體213的截止電流密度極低，因而能夠抑制該影像資料的混合。
另外，在採用通常RS驅動方法的情況下，當外部光照度低而入射到每個像素的光電二極體的光的強度低時，累積操作中的來自節點FD的電荷的流出少，而節點FD的電位的變化也小。雖然藉由延長曝光期間，可以使該變化增大，但是曝光期間的延長有可能取得歪曲的物件的影像資料等，即導致所拍攝的影像品質的退化。
在此，與實施例1同樣，藉由採用圖7及圖8所示的像素結構可以實施抑制上述可能性的驅動方法。在此說明根據本發明的一個實施例且與通常RS驅動方法不同的驅動方法。
該驅動方法具體如下。即藉由將圖7及圖8所示的電晶體215成為導通狀態，使第n列的像素所具有的光電感測器205及第n+1列的像素所具有的光電感測器206導通，來在光電二極體中擴大入射的光的區域，藉由這樣使節點FD(詳細說節點FD_[n])的電位的變化增大而不延長曝光期間。
使第n列的像素所具有的光電感測器205和第n+1列的像素所具有的光電感測器206導通，因而所取得的物件的影像資料的解析度低於不使上述光電感測器導通的情況下的解析度。但是，在外部光的照度低的環境下，即使解析度降低也曝光期間不延長地進行拍攝的影像品質比曝光期間延長地進行拍攝的影像品質高，因此下面進行說明的驅動方法是較佳的。這裏，為了與通常RS驅動方法區別，將下面進行說明的驅動方法稱為入射區域擴大RS驅動方法。
與通常RS驅動方法同樣，以像素部101的m行的像素群為例子，對關於本發明的一個實施例的入射區域擴大RS驅動方法進行說明。關於入射區域擴大RS驅動方法，圖10顯示對佈線TX_[nm1]、佈線TX_[nm2]、佈線PA_[m]、佈線VR_[m]及佈線OUT_[m]供應的電位的時序圖的一個例子。另外，圖10也顯示在像素部101的每個列的像素中，對佈線SE_[1]至佈線SE_[n+1]及佈線PR_[1]至佈線PR_[n+1]供應的電位的時序圖的一個例子。再者，圖10顯示節點FD_[n]及節點FD_[n+1]的電位。
入射區域擴大RS驅動方法與根據圖9所示的時序圖的驅動方法不同之處在於對佈線TX_[nm2]及佈線PA_[m]供應的電位，且節點FD_[n]及佈線OUT_[m]的電位。在此，參照通常RS驅動方法的說明對入射區域擴大RS驅動方法進行說明。
在入射區域擴大RS驅動方法中，第n列的像素所具有的光電感測器205和第n+1列的像素所具有的光電感測器206導通，因此對佈線TX_[nm2]供應的電位始終為電位LTX_[nm2]。由此，節點FD_[n+1]始終為低位準的電位。第n+1列的像素所具有的光電感測器206的電晶體211通常處於截止狀態。
佈線TX_[nm1]始終為電位HTX_[nm1]。因此，第n列的像素所具有的光電感測器205的電晶體211始終處於導通狀態。就是說，第n列的像素所具有的光電感測器207和第n+1列的像素所具有的光電感測器207並聯連接。藉由並聯連接可實現與擴大光電二極體的光入射的區域相等的功能，從而來自被重置的節點FD_[n]一定期間內流出的電荷量增大。
對重置期間300進行說明。在時刻T1中，將佈線PR_[1]的電位從電位LPR_[1]變為電位HPR_[1]。此外，在時刻T1中，對其他佈線都供應低位準的電位。
接著，在時刻T2中，將佈線PR_[1]的電位從電位HPR_[1]變為電位LPR_[1]。與通常RS驅動方法同樣，從時刻T1到時刻T2的期間相當於重置期間300。
另外，在入射區域擴大RS驅動方法中，較佳在每隔一列中依次進行重置操作。在入射區域擴大RS驅動方法中，當與通常RS驅動方法同樣在每個列中依次進行重置操作時，第n列的光電感測器205的曝光期間301成為如下期間，即將佈線PR_[n+1]的電位從電位HPR_[n+1]變為電位LPR_[n+1]的時刻到將佈線SE_[n]的電位從電位LSE_[n]變為HSE_[n]的時刻之間。這是因為如下緣故，即第n列的光電感測器205的光電二極體207和第n+1列的光電感測器206的光電二極體207導通(並聯連接)，因此在開始第n列的光電感測器205的曝光期間301時，也開始第n+1列的光電感測器206的重置期間300，而第n列的光電感測器205也再被重置。就是說，在入射區域擴大RS驅動方法中，當在每個列中依次進行重置操作時，其曝光期間301短於通常RS驅動方法的曝光期間。
注意，在入射區域擴大RS驅動方法中，在與通常RS驅動方法同樣在每個列中依次進行重設操作的情況下，藉由將佈線SE_[n+1]的電位從電位LSE_[n+1]變為電位HSE_[n+1]的時序延遲輸入到佈線PR_[n+1]的脈衝寬度，可以將第n列的光電感測器205的曝光期間301成為與通常RS驅動方法相同。
在下面說明中，只第n列的光電感測器205依次進行重置操作。在進行重置操作之後，第n列的光電感測器205中的光電二極體207與通常RS驅動方法同樣，當光入射到光電二極體207時，從光電二極體207的陰極向陽極電流流過。根據該電流決定第n列的光電感測器205的節點FD_[n]的電位。注意，被照射的光的強度越高，節點FD_[n]的電位的變化也越大，且被照射的光的強度越低，節點FD_[n]的變化也越小。
在時刻T4之後，藉由在與通常RS驅動方法同樣的時序，對佈線SE_[1]至佈線SE_[n+1]依次進行讀出操作，如圖10所示那樣依次決定佈線OUT_[m]的電位。在第n+1列的光電感測器206中，佈線OUT_[m]的電位是電位LOUT_[m]。另外，該依次所決定的佈線OUT_[m]的電位相當於第m行的像素所具有的光電感測器205的輸出信號的電位。輸出信號的電位包含對應於所拍攝的物件的第m行的像素的影像資料。另外，可以適當地決定進行佈線SE_[1]的讀出操作的時序。
注意，因為佈線TX_[nm1]始終為電位HTX_[nm1]，所以直到再度進行第n+1列的光電感測器206的重置操作，節點FD_[n+1]的電位減少。
藉由對所有行的像素進行重置操作、累積操作及讀出操作，能夠取得所拍攝的物件的影像資料。
根據本發明的一個實施例的固態成像裝置100能夠兼用通常RS驅動方法及入射區域擴大RS驅動方法。例如，在外部光的照度高的情況下，藉由使用通常RS驅動方法，在進行拍攝之後在資料處理電路107中判斷所取得的影像資料是否為黑色資料多的狀態(進行拍攝的環境為黑暗的狀態)，在該影像資料為黑色資料多的狀態(進行拍攝的環境為黑暗的狀態)下，將驅動方法能夠切換為入射區域擴大RS驅動方法。此外，該切換也可以採用由資料處理電路107自動進行的結構，又可以採用使用者進行的結構。
再者，根據本發明的一個實施例的固態成像裝置100是如下固態成像裝置，即：具有圖7及圖8所示的電路結構，能夠調整曝光期間301且兼用通常RS驅動方法及入射區域擴大RS驅動方法，而提高動態範圍。
此外，在圖7及圖8中，在同行的像素群中一個列的像素所具有的光電二極體和下個列的像素所具有的光電二極體由電晶體(切換元件)連接，但是根據本發明的一個實施例的固態成像裝置100能夠適當地決定連接的光電二極體的個數。例如，在同行的像素群中，也可以採用連接三個列的光電二極體的結構，又可以採用連接四個列的光電二極體的結構。
根據本發明的一個實施例的固態成像裝置100能夠兼用通常GS驅動方法及入射區域擴大GS驅動方法，因此可以只在像素部101的一部區域採用入射區域擴大GS驅動方法進行操作，而在其他部分採用通常GS驅動方法進行操作。
此外，雖然根據本發明的一個實施例的固態成像裝置100在設置為矩陣狀的像素部101中多個像素中設有彩色濾光片，但是對該彩色濾光片的配置及形狀沒有特別的限制。例如，彩色濾光片也可以為如圖6A所示那樣的矩形，又可以為如圖6B所示那樣的菱形。注意，根據彩色濾光片的配置及形狀，適當地改變構成該多個像素的佈線及構成每個像素內的光電感測器的佈線的配置及形狀，即可。
根據本發明的一個實施例的固態成像裝置100也可以藉由利用外部光進行拍攝，又可以藉由依次點燈至少紅色、藍色及綠色的單色光取得彩色影像資料。藉由依次點燈單色光，取得分別對應於多種顏色的多個影像資料，並藉由使用多個影像資料的加法混色，能夠取得彩色的影像資料。
藉由依次點燈上述單色光，不需要在每個像素中設置彩色濾光片，並且藉由提高單色光的利用效率，能夠減少固態成像裝置的功耗。此外，由一個像素能夠取得對應於每多種顏色的影像資料或者進行灰階顯示，而能夠取得高解析度的影像資料。
此外，根據本發明的一個實施例的固態成像裝置100藉由對光電感測器所具有的光電二極體入射光，輸出對應於該光的輸出信號，因此不侷限於可見光，能夠利用各種波長的光(紅外線、紫外線及X線等)使固態成像裝置100操作。例如，藉由設置將X線變換為可見光的層諸如螢光體等，能夠實施利用X線的固態成像裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例3
在本實施例中，對根據本發明的一個實施例的固態成像裝置的製造方法進行說明。在此，以圖3B所示的光電感測器205的製造方法為例子進行說明。注意，因為可以與電晶體215同樣地製造電晶體217，所以下面在說明中參照的圖式中未圖示。再者，在電晶體217中也適用關於電晶體215的記載。
此外，在本發明的一個實施例中，電晶體211及電晶體213的通道形成區中也可以使用氧化物半導體，又可以使用鍺、矽、矽鍺、單晶碳化矽等半導體。例如，使用矽的電晶體可以使用矽晶片等單晶半導體基板、藉由SOI法製造的矽薄膜、藉由氣相生長法製造的矽薄膜等形成。因為電晶體211及電晶體213的截止電流密度較佳為極低，所以在此作為通道形成區使用氧化物半導體。
首先，如圖11A所示那樣，在基板700的絕緣表面上利用已知的CMOS的製造方法，形成光電二極體207、電晶體215。注意，電晶體215是n通道型電晶體。
如上述實施例所記載的內容，電晶體215中的通道形成區中也可以使用氧化物半導體。但是，藉由使用可獲得其遷移率高於氧化物半導體的遷移率的半導體材料如多晶或單晶的矽等，能夠高速進行從光電感測器205的影像資料的讀出。由此在本實施例中，對如下情況進行說明，即採用從由上述舉出的半導體中的任一個構成的單晶半導體基板分離的單晶半導體膜形成光電二極體207、電晶體215。
簡單說明具體的單晶半導體膜的製造方法的一個例子。首先，將由利用電場進行加速的離子構成的離子束注入到單晶半導體基板，以在離半導體基板的表面有預定深度的區域中形成因使結晶結構錯亂而局部性地被脆弱化的脆化層。可以根據離子束的加速能和離子束的入射角調節形成脆化層的區域的深度。然後，貼合半導體基板與形成有絕緣膜701的基板700，其中間夾有該絕緣膜701。在進行貼合時，在使半導體基板與基板700重疊之後，對半導體基板和基板700的一部分施加大約大於或等於1N/cm²且小於或等於500N/cm²的壓力，較佳施加大約大於或等於11N/cm²且小於或等於20N/cm²的壓力。當施加壓力時，從該部分起開始半導體基板和絕緣膜701的接合，該接合最終擴展於貼緊的面整體。接著，藉由進行加熱處理，存在於脆化層中的極小空隙彼此結合起來，使得極小空隙的體積增大。結果，在脆化層中，半導體基板的一部分的單晶半導體膜從半導體基板分離。上述加熱處理的溫度為不超過基板700的應變點的溫度。然後，藉由利用蝕刻等將上述單晶半導體膜加工為所希望的形狀，可以形成島狀的半導體膜702、島狀的半導體膜703。
使用絕緣膜701上的島狀的半導體膜702形成光電二極體207，使用絕緣膜701上的島狀的半導體膜703形成電晶體215。另外，光電二極體207是島狀的半導體膜702中形成有具有p型的導電性的區域727、具有i型的導電性的區域728、具有n型的導電性的區域729的橫向結型。另外，電晶體215具有閘極電極707。電晶體215在島狀的半導體膜703和閘極電極707之間具有絕緣膜708。
注意，具有i型導電性的區域728是指半導體膜中的包含濃度為等於或小於1×10²⁰cm^-3的賦予p型或n型導電性的雜質且光電導率比暗電導率高等於或大於100倍的區域。具有i型導電性的區域728其範疇內不包括屬於週期表的13族或15族的雜質元素。即，由於當不向該i型半導體有意添加用於控制價帶電子的雜質元素時，該i型半導體呈現弱的n型導電性，因此，具有i型導電性的區域728其範疇內也包括在成膜時或成膜之後有意或無意被添加賦予p型導電性的雜質元素的區域。
雖然對可以用作基板700的基板沒有很大的限制，但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如，作為基板700，可以使用藉由熔融法或浮法而製造的玻璃基板、石英基板、陶瓷基板等。作為玻璃基板，在後面的熱處理的溫度高的情況下，較佳使用應變點為等於或大於730℃的玻璃基板。此外，還可以使用包括不鏽鋼基板的金屬基板或在矽基板的表面上形成絕緣膜而成的基板。一般地，由塑膠等的具有撓性的合成樹脂構成的基板的耐熱性比上述基板的耐熱性低，但是只要能夠承受製造製程中的處理溫度，就可以採用上述由合成樹脂構成的基板。
另外，雖然在本實施例中說明使用單晶半導體膜形成光電二極體207和電晶體215的例子，但是本發明不侷限於該結構。例如，既可利用在絕緣膜701上利用氣相沉積法而形成的多晶、微晶半導體膜，又可利用已知的技術使上述半導體膜結晶化。作為已知的晶化法，有利用雷射的雷射晶化法、使用催化元素的晶化法。或者，也可以採用組合了使用催化元素的晶化法和雷射晶化法的方法。另外，在使用石英等具有優良的耐熱性的基板時，也可以採用組合如下方法的晶化法：使用電熱爐的熱晶化法；利用紅外部光的燈退火晶化法；使用催化元素的晶化法；約950℃的高溫退火法。
此外，在圖11A中，在將導電膜形成在絕緣膜708上之後藉由蝕刻等將上述導電膜加工成所希望的形狀，來與閘極電極707一起形成佈線711。就是說，閘極電極707及佈線711連接到後面製造的電晶體211的導電膜720，因此能夠實現圖3B所示的電路圖的連接關係。
接著，如圖11A所示那樣，以覆蓋光電二極體207、電晶體215以及佈線711的方式形成絕緣膜712。另外，在本實施例中，雖然顯示使用單層的絕緣膜712的情況，但是上述絕緣膜712不需要是單層，也可以層疊兩層以上的絕緣膜而用作絕緣膜712。
絕緣膜712使用能夠承受後面的製造製程中的加熱處理的溫度的材料。明確而言，較佳使用氧化矽、氮化矽、氮氧化矽、氧氮化矽、氮化鋁、氧化鋁等來形成絕緣膜712。
另外，在本說明書中，氧氮化物是指在其組成中氧的含量多於氮的含量的物質。此外，氮氧化物是指在其組成中氮的含量多於氧的含量的物質。
還可以藉由CMP法等使絕緣膜712的表面平坦化。
接著，在絕緣膜712上形成電晶體211及電晶體213。如圖11A所示那樣，在絕緣膜712上形成閘極電極713。
作為閘極電極713的材料，可以分別使用鉬、鈦、鉻、鉭、鎢、釹、鈧等金屬材料、以這些金屬材料為主要成分的合金材料的導電膜或這些金屬的氮化物。另外，閘極電極713可以採用單層結構或疊層結構。另外，若能夠耐受後面的製程中進行的加熱處理的溫度，則作為上述金屬材料可以使用鋁、銅。為了避免耐熱性或腐蝕性的問題，鋁或銅較佳與高熔點金屬材料組合而使用。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為具有兩層的疊層結構的閘極電極713，較佳採用鋁膜上層疊有鉬膜的兩層結構、銅膜上層疊有鉬膜的兩層結構、銅膜上層疊有氮化鈦膜或氮化鉭膜的兩層結構、或者層疊氮化鈦膜與鉬膜的兩層結構。作為具有三層的疊層結構的閘極電極713，較佳採用以鋁膜、鋁和矽的合金膜、鋁和鈦的合金膜或鋁和釹的合金膜為中間層且以鎢膜、氮化鎢膜、氮化鈦膜或鈦膜為上下層而層疊的結構。
另外，作為閘極電極713，也可以使用氧化銦、氧化銦氧化錫混合物、氧化銦氧化鋅混合物、氧化鋅、氧化鋅鋁、氧氮化鋅鋁或氧化鋅鎵等具有透光性的氧化物導電膜。
閘極電極713的厚度為10 nm至400 nm，較佳為100 nm至200 nm。在本實施例中，在藉由使用鎢靶材的濺射法形成150 nm的用於閘極電極的導電膜之後，藉由蝕刻將該導電膜加工(構圖)為所希望的形狀，來形成閘極電極713。另外，若所形成的閘極電極的端部的形狀為錐形形狀，則層疊在其上的閘極絕緣膜的覆蓋性提高，因此是較佳的。另外，也可以使用噴墨法形成光阻掩罩。當藉由噴墨法形成光阻掩罩時不使用光掩模，因此可以縮減製造成本。
接著，如圖11B所示，在閘極電極713上形成閘極絕緣膜714。閘極絕緣膜714藉由利用電漿CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜、氮氧化鋁膜、氧化鉿膜或氧化鉭膜的單層或疊層來形成。閘極絕緣膜714較佳儘量不包含水分、氫等的雜質。在藉由濺射法形成氧化矽膜時，作為靶材使用矽靶材或石英靶材，並且作為濺射氣體使用氧或氧及氬的混合氣體。
由於去除了雜質的氧化物半導體(被高純度化的氧化物半導體)對介面態及介面電荷非常敏感，所以被高純度化的氧化物半導體與閘極絕緣膜714之間的介面很重要。由此，要求與被高純度化的氧化物半導體接觸的閘極絕緣膜(GI)的高品質化。
例如，使用μ波(頻率為2.45GHz)的高密度電漿CVD可以形成緻密且絕緣耐壓高的高品質絕緣膜，所以是較佳的。這是由於藉由使高純度化的氧化物半導體與高品質閘極絕緣膜密接可以降低介面能階而形成良好的介面特性的緣故。
當然，只要能夠作為閘極絕緣膜714形成品質好的絕緣膜，就可以採用其他成膜方法諸如濺射法、電漿CVD法等。另外，也可以使用藉由成膜後的熱處理改善膜性質及與氧化物半導體之間的介面特性的絕緣膜。無論在哪一種情況下，採用如下絕緣膜即可：不僅作為閘極絕緣膜的膜性質良好，而且降低閘極絕緣膜與氧化物半導體之間的介面態密度，而可以形成良好的介面。
另外，作為改善介面特性的絕緣膜，可以舉出在與後面形成的島狀的氧化物半導體膜715接觸的部分中包含氧且藉由加熱氧的一部分脫離的氧化絕緣膜。例如，當由上述氧化絕緣膜的一例的包含多於化學計量比的氧的氧化矽(在SiOx中x>2)膜形成閘極絕緣膜714時，藉由加熱處理可以對後面形成的氧化物半導體膜715供應氧，而改善氧化物半導體膜715中的氧缺陷或介面特性，能夠防止電晶體211及電晶體213的低電阻化。
也可以形成層疊有使用阻擋性高的材料的絕緣膜和諸如氧化矽膜及氧氮化矽膜等氮的含有比率低的絕緣膜的閘極絕緣膜714。在此情況下，將氧化矽膜、氧氮化矽膜等的絕緣膜形成在阻擋性高的絕緣膜和氧化物半導體膜之間。作為阻擋性高的絕緣膜，例如可以舉出氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等的氛圍中的雜質或包含在基板內的鹼金屬、重金屬等的雜質侵入到氧化物半導體膜中、閘極絕緣膜714中或者氧化物半導體膜與其他絕緣膜的介面及其附近。此外，藉由以與氧化物半導體膜接觸的方式形成氮的含有比率低的絕緣膜諸如氧化矽膜、氧氮化矽膜等，可以防止阻擋性高的絕緣膜直接接觸於氧化物半導體膜。
例如，也可以作為第一閘極絕緣膜藉由濺射法形成厚度為等於或大於50 nm且等於或小於200 nm的氮化矽膜(SiN_y(y>0))，並且在第一閘極絕緣膜上作為第二閘極絕緣膜層疊厚度為等於或大於5 nm且等於或小於300 nm的氧化矽膜(SiO_x(x>0))，來形成閘極絕緣膜714。閘極絕緣膜714的厚度可以根據電晶體被要求的特性適當地設定，從而也可以為約100 nm至500 nm。
此外，藉由作為閘極絕緣膜714使用矽酸鉿(HfSiO_x)、添加有氮的矽酸鉿(HfSi_xO_yN_z)、添加有氮的鋁酸鉿(HfAl_xO_yN_z)、氧化鉿、氧化釔或氧化鑭等high-k材料，能夠降低閘極洩汲電流。在此，閘極洩汲電流是指流過閘極電極和源極電極或汲極電極之間流過的洩汲電流。再者，作為閘極絕緣膜714可以使用層疊如下絕緣膜的疊層膜，即作為第一閘極絕緣膜使用由high-k材料形成的絕緣膜，作為第二閘極絕緣膜使用由氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鋁、氧氮化鋁或氧化鎵形成的絕緣膜。
在本實施例中形成的閘極絕緣膜714具有在藉由濺射法形成的厚度為50 nm的氮化矽膜上層疊藉由濺射法形成的厚度為100 nm的氧化矽膜的結構。
另外，閘極絕緣膜714與後面形成的氧化物半導體接觸。因為當氧化物半導體含有氫時對其特性造成壞影響，所以閘極絕緣膜714較佳不包含氫、羥基及水分。為了使閘極絕緣膜714中儘量不包含氫、羥基及水分，作為成膜的預處理，較佳在濺射裝置的預熱室中對形成有閘極電極713的基板700進行預熱，來使吸附在基板700的水分或氫等雜質脫離並排氣。這裏，預熱的溫度是100℃至400℃，較佳是150℃至300℃。另外，設置在預熱室中的排氣單元較佳為低溫泵。注意，也可以省略該預熱處理。
接著，在閘極絕緣膜714上形成厚度為2 nm至200 nm，較佳為3 nm以上且50 nm以下，更較佳為3 nm以上且20 nm以下的氧化物半導體膜。作為靶材使用氧化物半導體藉由濺射法形成氧化物半導體膜。此外，氧化物半導體膜可以在稀有氣體(例如氬)氛圍下、在氧氛圍下或在稀有氣體(例如氬)和氧的混合氛圍下藉由濺射法形成。此外，所形成的氧化物半導體膜可以為具有非晶性的氧化物半導體膜或具有晶性的氧化物半導體膜。
另外，較佳在藉由濺射法形成氧化物半導體膜之前，進行引入氬氣體產生電漿的反濺射，而去除附著在閘極絕緣膜714的表面上的塵埃。反濺射是指不對靶材一側施加電壓而使用RF電源在氬氛圍下對基板一側施加電壓來在基板附近形成電漿以進行表面改性的方法。另外，也可以使用氮、氦等代替氬氛圍。此外，也可以在對氬氛圍添加氧、一氧化二氮等的氛圍下進行反濺射。此外，也可以在對氬氛圍添加氯、四氟化碳等的氛圍下進行反濺射。
這裏使用的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。尤其是，較佳包含In和Zn。另外，除了上述元素以外，較佳還具有鎵(Ga)作為穩定劑(stabilizer)，該穩定劑用來減小使用上述氧化物半導體的電晶體的電特性偏差。另外，作為穩定劑較佳具有錫(Sn)。另外，作為穩定劑較佳具有鉿(Hf)。另外，作為穩定劑較佳具有鋁(Al)。另外，作為其他穩定劑，可以具有鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
明確而言，作為氧化物半導體膜，如上所述那樣可以使用：氧化銦、氧化錫、氧化鋅；二元金屬氧化物的In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物、In-Ga基氧化物；三元金屬氧化物的In-Ga-Zn基氧化物(也稱為IGZO)、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物、In-Lu-Zn基氧化物；四元金屬氧化物的In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物、In-Hf-Al-Zn基氧化物。
此外，在此，例如，In-Ga-Zn基氧化物是指具有In、Ga、Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
在本實施例中，將藉由使用包含In(銦)、Ga(鎵)及Zn(鋅)的靶材的濺射法而得到的厚度為30 nm的In-Ga-Zn基氧化物半導體的薄膜用作氧化物半導體膜。在藉由濺射法形成In-Ga-Zn基氧化物半導體膜的情況下，作為靶材可以使用原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn基氧化物或近於該組成的氧化物。
藉由使用具有上述原子數比的In-Ga-Zn基氧化物的靶材形成氧化物半導體膜，容易形成多晶或CAAC(後面詳細說明)。另外，包含In、Ga及Zn的靶材的填充率為大於或等於90%且小於或等於100%，較佳為大於或等於95%且小於100%。藉由採用填充率高的靶材，可以形成緻密的氧化物半導體膜。
在將藉由使用包含In(銦)、Sn(錫)及Zn(鋅)的靶材的濺射法而得到的In-Sn-Zn基氧化物的薄膜用作氧化物半導體膜的情況下，作為靶材可以使用原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的In-Sn-Zn基氧化物或近於該組成的氧化物。
另外，當作為氧化物半導體使用In-Zn基氧化物的薄膜時，將所使用的靶材中的金屬元素的原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In₂O₃：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In₂O₃：ZnO=10：1至1：2)，更較佳為In：Zn=15：1至1.5：1(換算為莫耳數比則為In₂O₃：ZnO=15：2至3：4)。例如，作為用來形成In-Zn基氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y。藉由將Zn的比率設定為上述範圍內的值，可以提高遷移率。
在本實施例中，將基板放置在保持為減壓狀態的處理室內，去除處理室內的殘留水分並引入去除了氫及水分的濺射氣體，使用上述靶材在基板700上形成氧化物半導體膜。在進行成膜時，也可以將基板溫度設定為100℃至600℃，較佳為200℃至400℃。藉由邊加熱基板邊進行成膜，可以降低所形成的氧化物半導體膜所包含的雜質的濃度。另外，可以減輕因濺射而產生的損傷。為了去除殘留在處理室中的水分，較佳使用吸附型真空泵。例如，較佳使用低溫泵、離子泵、鈦昇華泵。另外，作為排氣單元，也可以使用設置有冷阱的渦輪泵。在採用低溫泵來對沉積室進行排氣時，氫原子、水(H₂O)等的包含氫原子的化合物(更較佳地，還有包含碳原子的化合物)等被排出，由此可以降低形成在該沉積室中的氧化物半導體膜所包含的雜質的濃度。
作為成膜條件的一個例子，應用如下條件，即基板和靶材之間的距離為100 mm，壓力為0.6Pa，直流(DC)電源為0.5kW，採用氧(氧流量比率為100%)氛圍。另外，使用脈衝直流(DC)電源是較佳的，因為可以減少在成膜時發生的灰塵並可以實現均勻的膜厚度分佈。
另外，為了使氧化物半導體膜儘量不包含氫、羥基及水分，作為成膜的預處理，較佳在濺射裝置的預熱室中對形成了閘極絕緣膜714的基板700進行預熱，而使吸附在基板700的水分或氫等的雜質脫離且進行排氣。注意，預熱的溫度是100℃至400℃，較佳是150℃以至300℃。另外，設置在預熱室中的排氣單元較佳是低溫泵。
注意，可以省略該預熱處理。另外，也可以在後面進行的絕緣膜722的形成之前，對形成有導電膜716至導電膜721的基板700同樣地進行該預熱處理。
接著，如圖11B所示，藉由蝕刻等將氧化物半導體膜加工(構圖)為所希望的形狀，在閘極絕緣膜714上的與閘極電極713重疊的位置形成島狀的氧化物半導體膜715。
也可以藉由噴墨法形成用來形成島狀的氧化物半導體膜715的光阻掩罩。當利用噴墨法形成光阻掩罩時不需要光掩模，因此可以降低製造成本。
另外，作為用來形成氧化物半導體膜715的蝕刻，可以採用乾蝕刻及濕蝕刻中的一者或兩者。作為用於乾蝕刻的蝕刻氣體，較佳使用包含氯的氣體(氯類氣體，例如，氯(Cl₂)、三氯化硼(BCl₃)、四氯化矽(SiCl₄)、四氯化碳(CCl₄)等)。此外，還可以使用包含氟的氣體(氟類氣體，例如，四氟化碳(CF₄)、六氟化硫(SF₆)、三氟化氮(NF₃)、三氟甲烷(CHF₃)等)、溴化氫(HBr)、氧(O₂)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈型電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便能夠蝕刻為所希望的加工形狀。
作為用於濕蝕刻的蝕刻劑，也可以使用ITO-07N(日本關東化學公司製造)。
另外，較佳在後續製程的形成導電膜之前進行反濺射，來去除附著在氧化物半導體膜715及閘極絕緣膜714的表面的抗蝕劑殘渣等。
另外，有時在藉由濺射法等形成的氧化物半導體膜中包含多量的水分或氫等的雜質。由於水分或氫容易形成施體能階，因此對於氧化物半導體來說水分或氫是雜質。於是，在本發明的一個實施例中，為了減少氧化物半導體膜中的水分或氫等的雜質，在氮、氧、超乾燥空氣或者稀有氣體(氬、氦等)的氛圍下對氧化物半導體膜715進行加熱處理。較佳的是，上述氣體的含水量為等於或小於20 ppm，較佳為等於或小於1 ppm，更較佳為等於或小於10ppb。
藉由對氧化物半導體膜715進行加熱處理，可以使氧化物半導體膜715中的水分或氫脫離。明確而言，可以在300℃至700℃，較佳在300℃至500℃進行加熱處理。例如，可以以500℃進行約3分鐘至6分鐘的加熱處理。當作為加熱處理採用RTA法時，可以在短時間內進行脫水化或脫氫化，因此也可以以超過玻璃基板的應變點的溫度進行處理。藉由降低氧化物半導體膜的氫濃度，能夠抑制電晶體的臨界電壓向負方向漂移。
另外，藉由濺射法等形成的氧化物半導體膜中容易形成氧缺陷。氧缺陷的一部分影響到載子的產生，而使電晶體低電阻化。藉由作為閘極絕緣膜714使用氧化絕緣膜且進行加熱處理，能夠補充氧缺陷。這裏，作為該氧化絕緣膜利用上述藉由加熱氧的一部分脫離的氧化絕緣膜，而能夠進一步補充氧缺陷。由此，能夠防止電晶體211及電晶體213的低電阻化。
對氧化物半導體膜715進行的加熱處理也可以對在進行構圖之前的氧化物半導體膜進行。
在本實施例中，使用加熱處理裝置中之一的電爐。
注意，加熱處理裝置不侷限於電爐，還可以具備利用來自電阻發熱體等的發熱體的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用由燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射來加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。作為氣體，使用即使進行加熱處理也不與被處理物起反應的惰性氣體如氬等的稀有氣體或者氮等。
另外，在加熱處理中，較佳在氮或氦、氖、氬等的稀有氣體中不包含水分或氫等。或者，較佳的是，引入到加熱處理裝置的氮或稀有氣體如氦、氖或氬的純度為等於或大於6N(99.9999%)，較佳為等於或大於7N(99.99999%)(即，雜質濃度為等於或小於1 ppm，較佳為等於或小於0.1 ppm)。
藉由上述製程可以降低氧化物半導體膜715中的氫濃度，從而實現高純度化。由此，可以實現氧化物半導體膜的穩定化。另外，藉由進行玻璃轉變溫度以下的加熱處理，可以形成起因於氫的載子密度低且能隙寬的氧化物半導體膜。由此，可以使用大面積基板製造電晶體，而可以提高量產性。注意，藉由加熱處理，將氧化物半導體膜715中的氫濃度為等於或小於5×10¹⁹/cm³，較佳為等於或小於5×10¹⁸/cm³。再者，藉由補充氧缺陷，氧化物半導體膜715較佳包含多於其化學計量比的氧。
具有其氫濃度減到上述值的氧化物半導體膜715而完成的電晶體(電晶體211、電晶體213)可以實現在室溫下的每通道寬度1μm的截止電流值成為等於或小於10 aA(1×10^-17A)，還可以成為等於或小於1 aA(1×10^-18A)，還可以成為等於或小於1 zA(1×10^-21A)，還可以成為等於或小於1 yA(1×10^-24A)。由此，完成的電晶體(電晶體211、電晶體213)因為是截止電流密度極低的電晶體，所以能夠製造根據本發明的一個實施例的固態成像裝置。
另外，當加熱氧化物半導體膜時，雖然根據氧化物半導體膜的材料或加熱條件，但是有時在其表面上形成板狀結晶。板狀結晶較佳是呈現大致垂直於氧化物半導體膜的表面的c軸配向的單晶體。此外，即使不是單晶體，也較佳是各結晶是呈現大致垂直於氧化物半導體膜的表面的c軸配向的多晶體。再者，較佳的是，上述多晶體不僅呈現c軸配向，而且各結晶的ab面一致，或者a軸或b軸一致。另外，在氧化物半導體膜的基底表面具有凹凸的情況下，板狀結晶成為多晶體。因此，基底表面較佳儘量為平坦。在此基底表面的平均面粗糙度(Ra)為1 nm以下，較佳為0.3 nm以下。另外，在本說明書中，將具有上述板狀結晶的氧化物半導體膜包括CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor)。
另外，作為形成CAAC-OS膜的方法可以舉出如下三個方法。
第一個方法是：在高於或等於100℃且低於或等於450℃的成膜溫度下形成氧化物半導體膜。由此形成包含在氧化物半導體膜中的晶部的c軸在平行於被形成面的法向向量或表面的法向向量的方向上一致的晶部。
第二個方法是：在以薄厚度形成氧化物半導體膜之後進行高於或等於200℃且低於或等於700℃的熱處理。由此形成包含在氧化物半導體膜中的晶部的c軸在平行於被形成面的法向向量或表面的法向向量的方向上一致的晶部。
第三個方法是：在以薄厚度形成第一層氧化物半導體膜之後進行高於或等於200℃且低於或等於700℃的熱處理，再者形成第二個氧化物半導體膜。由此形成包含在氧化物半導體膜中的晶部的c軸在平行於被形成面的法向向量或表面的法向向量的方向上一致的晶部。
CAAC-OS膜例如較佳使用多晶的氧化物半導體濺射靶材，且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面劈開，即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時，由於該平板狀的濺射粒子保持結晶狀態到達基板，可以形成CAAC-OS膜。
另外，為了形成CAAC-OS膜，較佳應用如下條件。
藉由降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態的破壞。例如，可以降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為等於或小於-80℃，較佳為等於或小於-100℃的成膜氣體。
另外，藉由增高成膜時的基板加熱溫度，在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言，在將基板加熱溫度設定為高於或等於100℃且低於或等於740℃，較佳為高於或等於200℃且低於或等於500℃的狀態下進行成膜。藉由增高成膜時的基板加熱溫度，當平板狀的濺射粒子到達基板時，在基板上發生遷移，濺射粒子的平坦的面附著到基板。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最優化，減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100 vol.%。
以下，作為濺射靶材的一個例子顯示In-Ga-Zn-O化合物靶材。
將InO_X粉末、GaO_Y粉末及ZnO_Z粉末以規定的莫耳數比混合，進行加壓處理，然後在高於或等於1000℃且低於或等於1500℃的溫度下進行加熱處理，由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外，X、Y及Z為任意正數。在此，InO_X粉末、GaO_Y粉末及ZnO_Z粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2。另外，粉末的種類及其混合莫耳數比可以根據所製造的濺射靶材適當地改變。
使用CAAC-OS膜的電晶體可以降低因可見光或紫外部光的照射導致的電特性的變動，而成為可靠性高的電晶體。
接著，藉由部分地蝕刻絕緣膜708、絕緣膜712及閘極絕緣膜714，形成到達島狀的半導體膜702、島狀的半導體膜703及佈線711的接觸孔。
然後，在以覆蓋氧化物半導體膜715的方式藉由濺射法或真空蒸鍍法形成導電膜之後，藉由蝕刻等對該導電膜進行構圖，而如圖11C所示那樣形成用作源極電極、汲極電極或佈線的導電膜716至導電膜721。
在此，導電膜716及導電膜717接觸於島狀的半導體膜702。另外，雖然圖11C未顯示，但是導電膜717與導電膜720連接。導電膜718及導電膜719接觸於島狀的半導體膜703。導電膜720接觸於佈線711及氧化物半導體膜715。導電膜721接觸於氧化物半導體膜715。
作為成為導電膜716至導電膜721的導電膜的材料，可以舉出選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素、以上述元素為主要成分的合金或組合上述元素而成的合金膜等。此外，還可以採用在鋁、銅等的金屬膜的下側或上側層疊鉻、鉭、鈦、鉬、鎢等的高熔點金屬膜的結構。此外，鋁或銅較佳與高熔點金屬材料組合而使用，以便避免耐熱性或腐蝕性的問題。作為高熔點金屬材料，可以使用鉬、鈦、鉻、鉭、鎢、釹、鈧、釔等。
此外，導電膜可以採用單層結構或兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的兩層結構；以及鈦膜、層疊在該鈦膜上的鋁膜、還在其上層疊的鈦膜的三層結構等。
此外，也可以使用導電金屬氧化物形成成為導電膜716至導電膜721的導電膜。作為導電金屬氧化物，可以使用氧化銦、氧化錫、氧化鋅、氧化銦氧化錫混合物、氧化銦氧化鋅混合物、或者使該金屬氧化物材料包含矽或氧化矽的材料。
當在形成導電膜後進行加熱處理時，較佳使導電膜具有承受該加熱處理的耐熱性。
另外，適當地調整各個材料及蝕刻條件，以便在對導電膜進行蝕刻時，氧化物半導體膜715盡可能不被去除。根據蝕刻條件，有時氧化物半導體膜715中的露出的一部分被部分地蝕刻，而形成槽部(凹部)。
在本實施例中，作為導電膜使用鈦膜。因此，可以使用包含氨和過氧化氫水的溶液(過氧化氫氨水)對導電膜選擇性地進行濕蝕刻，但是有時氧化物半導體膜715的一部分也被蝕刻。明確地說，使用以5：2：2的體積比混合31 wt%的過氧化氫水、28wt%的氨水和水的過氧化氫氨水。或者，也可以使用包含氯(Cl₂)、氯化硼(BCl₃)等的氣體對導電膜進行乾蝕刻。
另外，為了縮減在光微影製程中使用的光掩模數及製程數，還可以使用由多色調掩模形成的光阻掩罩來進行蝕刻製程，該多色調掩模是使透過光具有多種強度的掩模。由於使用多色調掩模形成的光阻掩罩成為具有多種厚度的形狀，且藉由進行蝕刻進一步改變形狀，因此可以用於加工為不同圖案的多個蝕刻製程。由此，可以使用一個多色調掩模形成至少對應於兩種以上的不同圖案的光阻掩罩。從而，可以縮減曝光掩模數，並還可以縮減與其對應的光微影製程，所以可以實現製程的簡化。
接著，進行使用N₂O、N₂或Ar等的氣體的電漿處理。藉由該電漿處理去除附著在露出的氧化物半導體膜表面的水等。另外，也可以使用氧和氬的混合氣體進行電漿處理。
另外，在進行電漿處理之後，如圖11C所示，以覆蓋導電膜716至導電膜721以及氧化物半導體膜715的方式形成絕緣膜722。絕緣膜722較佳儘量不包含水分、氫等的雜質，既可以是單層的絕緣膜又可以是由層疊的多個絕緣膜構成的絕緣膜。當在絕緣膜722中包含氫時，該氫侵入到氧化物半導體膜中或者該氫抽出氧化物半導體膜中的氧，從而有可能氧化物半導體膜的背通道部低電阻化(n型化)而形成寄生通道。因此，重要的是，為了使絕緣膜722成為儘量不包含氫的膜，在成膜方法中不使用氫。上述絕緣膜722可以使用適用於閘極絕緣膜714的材料，並且較佳使用阻擋性高的材料。例如，作為阻擋性高的絕緣膜，可以使用氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等。當使用多個層疊的絕緣膜時，將氮的含有比率低的氧化矽膜、氧氮化矽膜等的絕緣膜形成在與上述阻擋性高的絕緣膜相比接近於氧化物半導體膜715的一側。然後，以在其間夾著氮含有比率低的絕緣膜且與導電膜716至導電膜721以及氧化物半導體膜715重疊的方式形成阻擋性高的絕緣膜。藉由使用阻擋性高的絕緣膜，可以防止水分或氫等雜質侵入到氧化物半導體膜715內、閘極絕緣膜714內或者氧化物半導體膜715與其他絕緣膜的介面及其近旁。另外，藉由以與氧化物半導體膜715接觸的方式形成氮比率低的氧化矽膜、氧氮化矽膜等的絕緣膜，可以防止使用阻擋性高的材料的絕緣膜直接接觸於氧化物半導體膜715。
在本實施例中，形成如下絕緣膜722，該絕緣膜722在藉由濺射法形成的厚度為200 nm的氧化矽膜上層疊有藉由濺射法形成的厚度為100 nm的氮化矽膜。將進行成膜時的基板溫度設定為高於或等於室溫且低於或等於300℃即可，在本實施例中採用100℃。
另外，也可以在形成絕緣膜722之後進行加熱處理。該加熱處理在氮、超乾燥空氣或稀有氣體(氬、氦等)的氛圍下較佳以200℃至400℃，較佳在例如250℃至350℃的溫度進行。上述氣體的含水量為等於或小於20 ppm，較佳為等於或小於1 ppm，更較佳為等於或小於10 ppb。
在本實施例中，例如在氮氛圍下以250℃進行1小時的加熱處理。或者，與在形成導電膜716至導電膜721之前為了減少水分或氫對氧化物半導體膜進行的上述加熱處理同樣，也可以在短時間進行高溫的RTA處理。藉由在設置包含氧的絕緣膜722之後進行加熱處理，即使因對氧化物半導體膜進行的上述加熱處理而在氧化物半導體膜715中產生氧缺陷，也將氧從絕緣膜722供應給氧化物半導體膜715。並且，藉由將氧供應給氧化物半導體膜715，可以在氧化物半導體膜715中減少成為施體的氧缺陷，並滿足化學計量成分比。氧化物半導體膜715較佳含有超過化學計量成分比的氧。結果，可以使氧化物半導體膜715趨近於i型，降低因氧缺陷而導致的電晶體的電特性的偏差，從而實現電特性的提高。進行該加熱處理的時序只要是形成絕緣膜722之後就沒有特別的限制，並且藉由將該加熱處理兼用作其他製程例如形成樹脂膜時的加熱處理、用來使透明導電膜低電阻化的加熱處理，可以使氧化物半導體膜715高純度化而不增加製程數。
另外，也可以藉由在氧氛圍下對氧化物半導體膜715進行加熱處理，對氧化物半導體添加氧，而減少在氧化物半導體膜715中成為施體的氧缺陷。加熱處理的溫度例如是高於或等於100℃且低於350℃，較佳是高於或等於150℃且低於250℃。上述用於氧氛圍下的加熱處理的氧氣體較佳不包含水、氫等。或者，較佳將引入到加熱處理裝置中的氧氣體的純度設定為大於或等於6N(99.9999%)或以上，更較佳設定為大於或等於7N(99.99999%)(也就是說，氧中的雜質濃度為小於或等於1 ppm，較佳為小於或等於0.1 ppm)。
或者，也可以藉由採用離子植入法或離子摻雜法等對氧化物半導體膜715添加氧，來減少成為施體的氧缺陷。例如，將以2.45GHz的微波電漿化了的氧添加到氧化物半導體膜715中，即可。
另外，藉由在絕緣膜722上形成導電膜之後，對該導電膜進行構圖，來可以在重疊於氧化物半導體膜715的位置形成背閘極電極。在形成背閘極電極的情況下，較佳覆蓋背閘極電極地形成絕緣膜。背閘極電極可以使用與閘極電極713或導電膜716至導電膜721相同的材料、結構來形成。
背閘極電極的厚度為10 nm至400 nm，較佳為100 nm至200 nm。例如，較佳的是，在形成具有鈦膜、鋁膜和鈦膜的層疊結構的導電膜之後，藉由光微影法等形成光阻掩罩，並且藉由蝕刻去除不需要的部分來將該導電膜加工(構圖)為所希望的形狀，從而形成背閘極電極。
藉由上述製程形成電晶體211及電晶體213。
電晶體211及電晶體213包括閘極電極713、閘極電極713上的閘極絕緣膜714、在閘極絕緣膜714上與閘極電極713重疊的氧化物半導體膜715以及在氧化物半導體膜715上形成的一對導電膜720或導電膜721。再者，電晶體211及電晶體213可以在其構成要素中包括絕緣膜722。圖11C所示的電晶體211及電晶體213在導電膜720和導電膜721之間氧化物半導體膜715的一部分被蝕刻的通道蝕刻型。
注意，雖然以上使用單柵結構的電晶體進行了]說明電晶體211及電晶體213，但是根據必要也可以形成具有電連接的多個閘極電極713而具有多個通道形成區的多柵結構的電晶體。雖然電晶體211及電晶體213為反轉交錯型的底閘極電晶體，但是不侷限於此。例如，也可以為通道保護型(也稱為通道停止型)的反轉交錯型的底閘極電晶體。再者，也可以為轉交錯型的頂閘極電晶體，又可以為如電晶體215那樣的共面型的頂閘極電晶體。
當作為電晶體211及電晶體213採用共面型的頂閘極電晶體的情況下，較佳的是，藉由將閘極電極作為掩模對氧化物半導體膜添加摻雜劑，在氧化物半導體膜中自對準地形成源極區域及汲極區域。由此，有效地抑制起因於電晶體的微細化而導致的臨界值向負方向漂移。藉由離子植入法或離子摻雜法進行摻雜劑的添加。或者，也可以藉由在包含摻雜劑的氣體氛圍中進行電漿處理，進行摻雜劑的添加。另外作為添加的摻雜劑可以使用氮、磷或硼等。注意，也可以在電晶體215中藉由添加摻雜劑自對準地形成源極區域及汲極區域。
本實施例可以與其他實施例所記載的結構適當地組合而實施。實施例4
上述實施例所說明的固態成像裝置可以用於電子裝置諸如顯示裝置，行動電話、可攜式遊戲機、行動資訊終端、電子書閱讀器、攝像機、數位靜態照相機等。圖12A至12D顯示使用上述實施例所說明的固態成像裝置的電子裝置的具體例子。
圖12A是顯示裝置，其包括外殼5001、顯示部5002、支撐台5003、成像部5004等。上述實施例所說明的固態成像裝置可以用於成像部5004。藉由將上述實施例所說明的固態成像裝置用於成像部5004，能夠取得高影像品質的影像資料，並且提供能夠拍攝高解析度的影像的顯示裝置。另外，顯示裝置包括用於個人計算機、TV播放接收、廣告顯示等的所有資訊顯示用顯示裝置。
圖12B顯示行動資訊終端，包括外殼5101、顯示部5102、操作鍵5103、成像部5104等。上述實施例所說明的固態成像裝置可以用於成像部5104。藉由將上述實施例所說明的固態成像裝置用於成像部5104，能夠取得高影像品質的影像資料，並且提供能夠拍攝高解析度的影像的行動資訊終端。
圖12C顯示可攜式遊戲機，包括外殼5301、外殼5302、顯示部5303、顯示部5304、麥克風5305、揚聲器5306、操作鍵5307、觸控筆5308、成像部5309等。上述實施例所說明的固態成像裝置可以用於成像部5309。藉由將上述實施例所說明的固態成像裝置用於成像部5309，能夠取得高影像品質的影像資料，並且提供能夠拍攝高解析度的影像的可攜式遊戲機。注意，雖然圖12C所示的可攜式遊戲機具有兩個顯示部5303及顯示部5304，但是可攜式遊戲機所具有的顯示部的個數不侷限於此。
圖12D顯示行動電話，包括外殼5401、顯示部5402、聲音輸入部5403、聲音輸出部5404、操作鍵5405、成像部5406等。上述實施例所說明的固態成像裝置可以用於成像部5406。藉由將上述實施例所說明的固態成像裝置用於成像部5406，能夠取得高影像品質的影像資料，並且提供能夠拍攝高解析度的影像的行動電話。
100‧‧‧固態成像裝置
101‧‧‧像素部
103‧‧‧水平方向選擇電路
105‧‧‧資料輸出電路
107‧‧‧資料處理電路
109‧‧‧選擇線
111‧‧‧輸出線
113‧‧‧像素
201‧‧‧切換元件
202‧‧‧子像素
203‧‧‧子像素
205‧‧‧光電感測器
206‧‧‧光電感測器
207‧‧‧光電二極體
209‧‧‧放大器電路
211‧‧‧電晶體
213‧‧‧電晶體
215‧‧‧電晶體
217‧‧‧電晶體
300‧‧‧重置期間
301‧‧‧曝光期間
302‧‧‧讀出期間
700‧‧‧基板
701‧‧‧絕緣膜
702‧‧‧半導體膜
703‧‧‧半導體膜
707‧‧‧閘極電極
708‧‧‧絕緣膜
711‧‧‧佈線
712‧‧‧絕緣膜
713‧‧‧閘極電極
714‧‧‧閘極絕緣膜
715‧‧‧氧化物半導體膜
722‧‧‧絕緣膜
727‧‧‧區域
728‧‧‧區域
729‧‧‧區域
5001‧‧‧外殼
5002‧‧‧顯示部
5003‧‧‧支撐台
5004‧‧‧成像部
5101‧‧‧外殼
5102‧‧‧顯示部
5103‧‧‧操作鍵
5104‧‧‧成像部
5301‧‧‧外殼
5302‧‧‧外殼
5303‧‧‧顯示部
5304‧‧‧顯示部
5305‧‧‧麥克風
5306‧‧‧揚聲器
5307‧‧‧操作鍵
5308‧‧‧觸控筆
5309‧‧‧成像部
5401‧‧‧外殼
5402‧‧‧顯示部
5403‧‧‧聲音輸入部
5404‧‧‧聲音輸出部
5405‧‧‧操作鍵
5406‧‧‧成像部
在圖式中：圖1A和1B是有關本發明的一個實施例的固態成像裝置的結構圖；圖2A和2B是像素部的電路圖；圖3A和3B是光電感測器的電路圖及具有該光電感測器的像素部的電路圖；圖4是顯示光電感測器的時序圖的圖；圖5是顯示光電感測器的時序圖的圖；圖6A和6B是顯示彩色濾光片的一個實施例的圖；圖7是像素部的電路圖；圖8是像素部的電路圖；圖9是顯示光電感測器的時序圖的圖；圖10是顯示光電感測器的時序圖的圖；圖11A至11C是顯示構成光電感測器的光電二極體及電晶體的製造方法的剖面圖；圖12A至12D是說明電子裝置的圖。
202‧‧‧子像素
203‧‧‧子像素
205‧‧‧光電感測器
206‧‧‧光電感測器
207‧‧‧光電二極體
209‧‧‧放大器電路
211‧‧‧電晶體
213‧‧‧電晶體
OUT、TX、PR、PA‧‧‧佈線

权利要求:
Claims (19)
[1] 一種半導體裝置，包括：第一光電二極體；第二光電二極體；電晶體；以及輸出線，其中該第一光電二極體的電極電連接到該輸出線，該第二光電二極體的電極電連接到該輸出線，該電晶體的源極及汲極中的一者電連接到該第一光電二極體的該電極，並且該電晶體的源極及汲極中的另一者電連接到該第二光電二極體的電極。
[2] 根據申請專利範圍第1項之半導體裝置，其中該電晶體的截止電流密度為等於或小於100yA/μm。
[3] 根據申請專利範圍第1項之半導體裝置，其中該電晶體在通道形成區中包含其能隙比矽更寬且其本質載子密度比矽更低的半導體材料。
[4] 根據申請專利範圍第3項之半導體裝置，其中該半導體材料是氧化物半導體。
[5] 一種半導體裝置，包括：第一光電二極體；第二光電二極體；第一電晶體；第二電晶體；第三電晶體；以及輸出線，其中該第一光電二極體的電極電連接到該第一電晶體的源極和汲極中的一者，該第一電晶體的源極和汲極中的另一者電連接到該輸出線，該第二光電二極體的電極電連接到該第二電晶體的源極和汲極中的一者，該第二電晶體的源極和汲極中的另一者電連接到該輸出線，該第三電晶體的源極和汲極中的一者電連接到該第一光電二極體的該電極，並且該第三電晶體的源極和汲極中的另一者電連接到該第二光電二極體的該電極。
[6] 根據申請專利範圍第5項之半導體裝置，其中該第三電晶體的截止電流密度為等於或小於100yA/μm。
[7] 根據申請專利範圍第5項之半導體裝置，其中該第三電晶體在通道形成區中包含其能隙比矽更寬且其本質載子密度比矽更低的半導體材料。
[8] 根據申請專利範圍第7項之半導體裝置，其中該半導體材料是氧化物半導體。
[9] 一種半導體裝置，包括：第一光電二極體；第二光電二極體；第一電晶體；第二電晶體；第三電晶體；以及輸出線，其中該第一光電二極體的電極電連接到該第一電晶體的閘極，該第一電晶體的源極和汲極中的一者電連接到該輸出線，該第二光電二極體的電極電連接到該第二電晶體的閘極，該第二電晶體的源極和汲極中的一者電連接到該輸出線，該第三電晶體的源極和汲極中的一者電連接到該第一光電二極體的該電極，並且該第三電晶體的源極和汲極中的另一者電連接到該第二光電二極體的該電極。
[10] 根據申請專利範圍第9項之半導體裝置還包括第四電晶體及第五電晶體，其中該第四電晶體的源極和汲極中的一者電連接到該第一光電二極體的該電極且該第四電晶體的源極和汲極中的另一者電連接到該第一電晶體的閘極，以使該第一光電二極體的該電極藉由該第四電晶體而電連接到該第一電晶體的閘極，並且該第五電晶體的源極和汲極中的一者電連接到該第二光電二極體的該電極且該第五電晶體的源極和汲極中的另一者電連接到該第二電晶體的閘極，以使該第二光電二極體的電極藉由該第五電晶體而電連接到該第二電晶體的閘極。
[11] 根據申請專利範圍第10項之半導體裝置還包括第六電晶體及第七電晶體，其中該第六電晶體的源極和汲極中的一者電連接到該第一電晶體的源極和汲極中的一者且該第六電晶體的源極和汲極中的另一者電連接到該輸出線，以使該第一電晶體的源極和汲極中的一者藉由該第六電晶體而電連接到該輸出線，並且該第七電晶體的源極和汲極中的一者電連接到該第二電晶體的源極和汲極中的一者且該第七電晶體的源極和汲極中的另一者電連接到該輸出線，以使該第二電晶體的源極和汲極中的一者藉由該第七電晶體而電連接到該輸出線。
[12] 根據申請專利範圍第9項之半導體裝置，其中該第三電晶體的截止電流密度為等於或小於100yA/μm。
[13] 根據申請專利範圍第9項之半導體裝置，其中該第三電晶體在通道形成區中包含其能隙比矽更寬且其本質載子密度比矽更低的半導體材料。
[14] 根據申請專利範圍第13項之半導體裝置，其中該半導體材料是氧化物半導體。
[15] 一種半導體裝置，包括：電晶體；輸出線；第一像素；以及第二像素，其中每個該第一像素及該第二像素包括第一子像素及第二子像素，每個該第一像素及該第二像素的該第一子像素包括光電二極體，該第一像素的該第一子像素的該光電二極體的電極電連接到該輸出線，該第二像素的該第一子像素的該光電二極體的電極電連接到該輸出線，該電晶體的源極和汲極中的一者電連接到該第一像素的該第一子像素的該光電二極體的該電極，並且該電晶體的源極和汲極中的另一者電連接到該第二像素的該第一子像素的該光電二極體的該電極。
[16] 根據申請專利範圍第15項之半導體裝置，其中該電晶體的截止電流密度為等於或小於100yA/μm。
[17] 根據申請專利範圍第15項之半導體裝置，其中該電晶體在通道形成區中包含其能隙比矽更寬且其本質載子密度比矽更低的半導體材料。
[18] 根據申請專利範圍第17項之半導體裝置，其中該半導體材料是氧化物半導體。
[19] 一種半導體裝置的驅動方法，該半導體裝置包括第一光電二極體、第二光電二極體、電晶體以及輸出線，其中該第一光電二極體的電極電連接到該輸出線，該第二光電二極體的電極電連接到該輸出線，該電晶體的源極和汲極中的一者電連接到該第一光電二極體的該電極，並且該電晶體的源極和汲極中的另一者電連接到該第二光電二極體的該電極，該驅動方法包括如下步驟：根據外部光的照度選擇該電晶體的導通狀態及截止狀態。

类似技术:

公开号 | 公开日 | 专利标题

TWI559769B|2016-11-21|半導體裝置及其驅動方法

JP6976478B1|2021-12-08|イメージセンサ

JP6339508B2|2018-06-06|イメージセンサの作製方法

US9103724B2|2015-08-11|Semiconductor device comprising photosensor comprising oxide semiconductor, method for driving the semiconductor device, method for driving the photosensor, and electronic device

同族专利:

公开号 | 公开日

JP2021108392A|2021-07-29|

JP2019212920A|2019-12-12|

JP6281003B2|2018-02-14|

JP6767549B2|2020-10-14|

US9911782B2|2018-03-06|

JP2021002673A|2021-01-07|

JP6049963B2|2016-12-21|

JP2017073804A|2017-04-13|

JP6110552B1|2017-04-05|

KR20140044896A|2014-04-15|

US20130015326A1|2013-01-17|

US8952313B2|2015-02-10|

JP2017135395A|2017-08-03|

JP2013042481A|2013-02-28|

JP6705843B2|2020-06-03|

TWI559769B|2016-11-21|

KR101962261B1|2019-03-26|

WO2013011844A1|2013-01-24|

US20150145006A1|2015-05-28|

JP2018067742A|2018-04-26|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

EP0576022B1|1992-06-25|1998-09-02|Canon Kabushiki Kaisha|Photoelectric conversion device and method of driving the same|

JP3363528B2|1992-06-25|2003-01-08|キヤノン株式会社|光電変換装置及びその駆動方法|

JP3031606B2|1995-08-02|2000-04-10|キヤノン株式会社|固体撮像装置と画像撮像装置|

US6043478A|1998-06-25|2000-03-28|Industrial Technology Research Institute|Active pixel sensor with shared readout structure|

JP3501682B2|1999-05-31|2004-03-02|キヤノン株式会社|カラー撮像装置及びそれを用いた撮像システム|

US6747638B2|2000-01-31|2004-06-08|Semiconductor Energy Laboratory Co., Ltd.|Adhesion type area sensor and display device having adhesion type area sensor|

US6855937B2|2001-05-18|2005-02-15|Canon Kabushiki Kaisha|Image pickup apparatus|

JP3890207B2|2001-06-25|2007-03-07|キヤノン株式会社|撮像装置および撮像システム|

US20040012684A1|2002-07-16|2004-01-22|Fairchild Imaging|Image reconstruction techniques for charge coupled devices|

JP4373063B2|2002-09-02|2009-11-25|株式会社半導体エネルギー研究所|電子回路装置|

JP2004318067A|2003-03-31|2004-11-11|Toshiba Matsushita Display Technology Co Ltd|画像表示装置およびその製造方法|

US7160753B2|2004-03-16|2007-01-09|Voxtel, Inc.|Silicon-on-insulator active pixel sensors|

JP4307322B2|2004-05-18|2009-08-05|キヤノン株式会社|放射線撮像装置及び放射線撮像システム|

JP4449627B2|2004-07-27|2010-04-14|ソニー株式会社|固体撮像装置|

JP4725095B2|2004-12-15|2011-07-13|ソニー株式会社|裏面入射型固体撮像装置及びその製造方法|

US7705900B2|2005-06-01|2010-04-27|Eastman Kodak Company|CMOS image sensor pixel with selectable binning and conversion gain|

JP4878005B2|2006-05-30|2012-02-15|株式会社半導体エネルギー研究所|半導体装置及びそれを用いた電子機器|

JP2008028516A|2006-07-19|2008-02-07|Olympus Corp|カメラシステム|

US7663165B2|2006-08-31|2010-02-16|Aptina Imaging Corporation|Transparent-channel thin-film transistor-based pixels for high-performance image sensors|

US7759628B2|2007-06-22|2010-07-20|Seiko Epson Corporation|Detection device and electronic apparatus having plural scanning lines, detection lines, power supply lines and plural unit circuits arranged on a substrate|

JP2009033316A|2007-07-25|2009-02-12|Nikon Corp|固体撮像装置及びこれを用いた電子カメラ|

KR20090040158A|2007-10-19|2009-04-23|삼성전자주식회사|투명한 트랜지스터를 구비한 시모스 이미지 센서|

JP2009141717A|2007-12-07|2009-06-25|Hitachi Ltd|撮像装置|

US8174047B2|2008-07-10|2012-05-08|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

JP5100670B2|2009-01-21|2012-12-19|株式会社半導体エネルギー研究所|タッチパネル、電子機器|

US8913166B2|2009-01-21|2014-12-16|Canon Kabushiki Kaisha|Solid-state imaging apparatus|

JP2010239317A|2009-03-30|2010-10-21|Nikon Corp|固体撮像素子|

JP5279638B2|2009-07-08|2013-09-04|キヤノン株式会社|撮像装置|

JP5625284B2|2009-08-10|2014-11-19|ソニー株式会社|固体撮像装置、固体撮像装置の駆動方法および電子機器|

JP2011044887A|2009-08-20|2011-03-03|Canon Inc|固体撮像装置|

EP3051588A1|2009-11-06|2016-08-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

WO2011055625A1|2009-11-06|2011-05-12|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and operating method thereof|

WO2011065210A1|2009-11-28|2011-06-03|Semiconductor Energy Laboratory Co., Ltd.|Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device|

WO2011065243A1|2009-11-28|2011-06-03|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and manufacturing method thereof|

KR102153034B1|2009-12-04|2020-09-07|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR101978106B1|2010-01-20|2019-05-13|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

KR101832119B1|2010-02-19|2018-02-26|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치|

US8664658B2|2010-05-14|2014-03-04|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device|

JP5771079B2|2010-07-01|2015-08-26|株式会社半導体エネルギー研究所|撮像装置|JP2007334631A|2006-06-15|2007-12-27|Sony Corp|画像監視システムおよび物体領域追跡方法|

JP6368115B2|2013-05-10|2018-08-01|キヤノン株式会社|固体撮像装置およびカメラ|

US9035301B2|2013-06-19|2015-05-19|Semiconductor Energy Laboratory Co., Ltd.|Imaging device|

US9379138B2|2013-07-19|2016-06-28|Semiconductor Energy Laboratory Co., Ltd.|Imaging device with drive voltage dependent on external light intensity|

US9674470B2|2014-04-11|2017-06-06|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device, method for driving semiconductor device, and method for driving electronic device|

KR20150122589A|2014-04-23|2015-11-02|가부시키가이샤 한도오따이 에네루기 켄큐쇼|촬상 장치|

US11205669B2|2014-06-09|2021-12-21|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device including photoelectric conversion element|

US9881954B2|2014-06-11|2018-01-30|Semiconductor Energy Laboratory Co., Ltd.|Imaging device|

US9729809B2|2014-07-11|2017-08-08|Semiconductor Energy Laboratory Co., Ltd.|Semiconductor device and driving method of semiconductor device or electronic device|

KR20160010317A|2014-07-18|2016-01-27|가부시키가이샤 한도오따이 에네루기 켄큐쇼|반도체 장치, 촬상 장치, 및 전자 기기|

JP6688116B2|2015-03-24|2020-04-28|株式会社半導体エネルギー研究所|撮像装置および電子機器|

US20180097027A1|2015-04-17|2018-04-05|Sharp Kabushiki Kaisha|Imaging panel and x-ray imaging device including same|

US9912897B2|2015-05-11|2018-03-06|Semiconductor Energy Laboratory Co., Ltd.|Imaging device and electronic device|

JP6986831B2|2015-07-17|2021-12-22|株式会社半導体エネルギー研究所|半導体装置及び電子機器|

US10163948B2|2015-07-23|2018-12-25|Semiconductor Energy Laboratory Co., Ltd.|Imaging device and electronic device|

US10090344B2|2015-09-07|2018-10-02|Semiconductor Energy Laboratory Co., Ltd.|Imaging device, method for operating the same, module, and electronic device|

US10896923B2|2015-09-18|2021-01-19|Semiconductor Energy Laboratory Co., Ltd.|Method of operating an imaging device with global shutter system|

US10109667B2|2015-10-09|2018-10-23|Semiconductor Energy Laboratory Co., Ltd.|Imaging device, module, and electronic device|

JP2019178930A|2018-03-30|2019-10-17|株式会社Ｐｒｏｖｉｇａｔｅ|センサチップ、センシング装置、カバー、体液収集デバイス及びセンサ|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011156679||2011-07-15||

[返回顶部]